Tương tự như các hệ đếm khác, hệ thập lục phân cũng có thể dùng để biểu thị phân số (vulgar fraction), song chu kỳ thập phân tái diễn (recurring digits) thường xảy ra, do số 16 chỉ có một thừa số nguyên tố | Biên Variables Variable chỉ được sử dụng trong process hoặc chương trình con Giá trị của variable được cập nhật ngay lập tức trong khi giá trị của tín hiệu signal sẽ được cập nhật khi process kết thúc Biến và tín hiệu có thể đựơc gán giá trị cho nhau Biến chỉ được dùng tạm thời trong process nếu giá trị của nó muốn được truy cập ngoài process ta phải gán giá trị đó cho một tín hiệu 217 Biên Variables LIBRARY IEEE USE ENTITY mux IS PORT 10 II 12 13 A B IN stdiogic Q OUT std iogic END mux ARCHITECTURE mux behave OF mux IS SIGNAL sei INTEGER RANGE 0 TO 3 BEGIN B PROCESS A B 10 II 12 13 BEGIN sei 0 IF A 1 THEN sei sei 1 END IF IF B 1 THEN sei sei 2 END IF CASE sei IS WHEN 0 Q 10 WHEN 1 Q I1 WHEN 2 Q 12 WHEN 3 Q 13 END CASE END PROCESS 218 END mux_behave Tim oho sai trong doan ma Bieu dien suon len cua xung nhip Tim chu c nang ciia entity What entity What is port D Clk in std_logic Q out std_logic end What architecture RTL of What is begin process D Clk is . begin if Clk 1 thjHf Q end if ------------ end process end RTL Since there is no ELSE part the previous Q value has to be remembered for the case where Clk O . The synthesis tool will hence infer a latch instead of just combinatorial logic Beware of unintended latches when ELSE parts are omitted With a latch not with a D-flip-flop When a Cik-event occurs and Clk is low nothing happens When a Cik-event occurs and Clk is high the D input is copied to the Q output When a D-event occurs and Clk is high the D input is copied to 219 the Q output hence a latch when Clk is high Q follows
