Đang chuẩn bị liên kết để tải về tài liệu:
Một giải pháp cứng hóa phép nhân điểm Elliptic trên trường GF(p)

Không đóng trình duyệt đến khi xuất hiện nút TẢI XUỐNG

Bài viết này mô tả thuật toán và cấu trúc mạch cho việc tính toán và thực thi phép tính nhân điểm đường cong Elliptic trên trường nguyên tố hữu hạn GF(p) có độ dài 256 bit. Cấu trúc mạch được mô tả bằng ngôn ngữ VHDL và được thực thi trên nền tảng chip Zynq xc7z030 và xc7z045. | Journal of Science and Technology on Information Security M g ả pháp cứ ó ể E GF p Nguyễn Văn Long Hoàng Văn Thức Tóm tắt Bài báo này mô tả thuật toán và P ể ệ ự ệ cấu trúc mạch cho việc tính toán và thực thi phép phép tính k P ók 1 ố P là tính nhân điểm đường cong Elliptic trên trường ể E ợ nguyên tố hữu hạn GF p có độ dài 256 bit. Cấu ị ĩ GF p 2 . trúc mạch được mô tả bằng ngôn ngữ VHDL và được thực thi trên nền tảng chip Zynq xc7z030 và T ậ ự ệ ể xc7z045. Abstract This paper describles an Thuật toán 1 algorithm and structure for computing and implementation point multiplications on Elliptic Đầ k k . k k P E F t 1 1 0 2 p cuvers defined GF p with 256 bits length. The circuits have been describled in VHDL in Đầ kP implemented on chip Zynq xc7z030 and xc7z045. 1. Q Từ khóa FPGA Đường cong elliptic trên trường GF p nhân điểm. 2. cho i ạ ừ t-1 ế 0 ự ệ Keywords FPGA Elliptic cuvers over 2.1 Q 2Q GF p Point multiplication. 2 2 ế ki 1 thì Q Q P I. GIỚI THIỆU VÀ MÔ TẢ THUẬT TOÁN 3 T ả ềQ NHÂN ĐIỂM Thuật toán 2 P ả Đầ k k . k k P E F ậ ậ t 1 1 0 2 p ể ố Đầ kP Vệ 1. Q ứ ạ ố ề ố do ả ự ệ 2. cho i ạ ừ 0 ế t-1 ự ệ ứ ả ậ . T ự ứ ó 2 1 Nế ki 1 thì Q Q P ể FPGA ú ố ả ự ệ 2.2 P 2 P ứ ợ ầ ự ế Trong 3 ả ềQ ú ô ì Đố T ậ 1 8 ò ặ ạ ự ố ậ ự ố tài 21 22 ề ế ả là ị ệ ô ì ứ ế Q Kế ả ầ ạ 21 ị ầ ể ừ ó ở ệ ứ 22 D ậ ì ự ệ ế ế ứ ó ể ệ ả ố ế ế ú 21 ồ cong elliptic ợ ứ ụ ứ ế 22 T ó ở T ậ 2 ó ECDH ECHMQV ố ò ặ ạ 2 ế ả ECDSA 1 7 ó ECIES 6 . 21 Q 2 2 là P ợ ự ệ ậ ô ụ ự ệ ó ể ể ố ự T ú ô ự ậ Bài báo ợ ậ ngày 4 9 2018 B ợ ậ 2 ể ế ế ứ ó ể ề x ở ả ệ ứ vào ngày 28 10 2018 và ợ ậ ă vào ngày 8 11 2018. Bài báo ợ ậ x ở ả ầ ứ FPGA ả ệ ứ vào ngày 10 11 2018 và ợ ậ T ậ 1 ậ ă ngày 21 11 2018. 2 ò ặ ử ụ ể 52 Số 2.CS 08 2018 Nghiên cứu Khoa học và Công nghệ trong lĩnh vực An toàn thông tin ô ể . Hai phép tính ợ ể Nếu c1 0 và c2 0 thì z z1 mod 2k ệ Không thì z z2 mod 2k T ậ ô ể ể Kết thúc. P x1 y1 E Fp P P thì x y 2 P x3 y3 ợ c1 2 k bit 3x 2 a Bộ cộng x3 1 2 x1 Z1 mod 2k 2 y1 2k - p 3x12 a x1 x3 y1 c2 y3 k bit .

TÀI LIỆU LIÊN QUAN
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.