Giới thiệu về HDLs và verilog. Mô hình cấu trúc chomạch luận lý tổ hợp Mô phỏng luận lý, kiểm chứng thiết kế và phương pháp luận kiểm tra. Thời gian trễ truyền lan. Mô hình bảng sự thật chomạch luận lý tổ hợp và tuần tự với (Hardware Description Languages) Không là một ngôn ngữ lập trình. Tựa C. Thêm những chức năng mô hình hóa, mô phỏng chức năng. Verilog vs. VHDL. • Các bước thiết kế bằng HDL, Mô tả mạch từ khóa, Biên dịch để kiểm tra cú pháp (syntax), Mô phỏng để kiểm tra chức năng của mạch,.
