Chương 4: LÝ THUYẾT HỆ TỔ HỢP

Các phần tử logic AND, OR, NOR, NAND là các phần tử logic cơ bản còn được gọi là hệ tổ hợp đơn giản. Như vậy, hệ tổ hợp là hệ có các ngõ ra là các hàm logic theo ngõ vào, điều này nghĩa là khi một trong các ngõ vào thay đổi trạng thái lập tức làm cho ngõ ra thay đổi trạng thái ngay mà không chịu ảnh hưởng của trạng thái ngõ ra trước đó. | Chương 4: HỆ TỔ HỢP Giới thiệu Cách thiết kế Các loại mạch thông dụng đã tích hợp thành IC: Bộ dồn kênh (Multiplexer/Selecter – MUX) Bộ phân kênh ( Demuxtiplexer) Bộ mã hóa (encoder) Bộ giải mã (decoder) Bộ so sánh Bộ kiểm tra chẵn lẻ (parity checker) Các IC thường gặp Giới thiệu Định nghĩa: Là tổ hợp các cổng logic, ngõ ra phụ thuộc ngõ vào, mọi sự thay đổi ngõ vào làm ngõ ra thay đổi Coång logic Ngoõ vaøo (Input) Ngoõ ra (Output) Chương 4: Hệ tổ hợp Các bước thiết kế Phân tích yêu cầu bài toán Xác định bao nhiêu biến vào và ra? Thành lập bảng sự thật Tìm biểu thức rút gọn từng ngõ ra theo ngõ vào Thực hiện sơ đồ logic Chương 4: Hệ tổ hợp Cách thiết kế Ví dụ: Hãy thiết kế một hệ tổ hợp theo yêu cầu sau: Ba ngõ vào Một ngõ ra Ngõ ra ở mức cao chỉ khi đa số ngõ vào ở mức cao (số bits 1 nhiều hơn số bits 0) Chương 4: Hệ tổ hợp Các bước thiết kế Các bước thực hiện: Chương 4: Hệ tổ hợp Bước 1: Xác định số ngõ vào, số ngõ ra Cách thiết kế Bước 2: Thành lập bảng sự thật MSB Các bước thiết kế Bước 3: Viết biểu thức ngõ ra theo ngõ vào Chương 4: Hệ tổ hợp MSB Các bước thiết kế Bước 4: Rút gọn biểu thức ngõ ra x(A,B,C) (dùng phương pháp đại số hoặc dùng bìa karnaugh): Dùng biến đổi đại số Chương 4: Hệ tổ hợp Các bước thiết kế Bước 5: (cuối cùng) Vẽ mạch Chương 4: Hệ tổ hợp X(A,B,C) = BC+AC+AB Bộ dồn kênh/ chọn kênh (Multiplexer/selector) Định nghĩa: 2n ngõ vào, 1 ngõ ra và n ngõ điều khiển/chọn. Tại mỗi thời điểm chỉ có 1 ngõ vào được kết nối với ngõ ra, đó là ngõ vào có chỉ số được xác định bởi tổ hợp nhị phân của n bit điều khiển Y D0 D1 Dm-1 S0 Sn-1 Ngoõ vaøo döõ lieäu (Data Input) Ngoõ vaøo löïa choïn (Select Input) Chương 4: Hệ tổ hợp Bộ dồn kênh/ chọn kênh Bộ MUX: 4->1 Ngõ vào data: 4 chọn lựa: 2 Ngõ ra: 1 Y D0 D1 D3 S0 (LSB) S1 D2 Chương 4: Hệ tổ hợp Bảng hoạt động Sơ đồ khối Y = S1 S0 D0 + S1 S0 D1 + S1 S0 D2 + S1 S0 D3 LSB Bộ dồn kênh/chọn kênh MUX: 4->1 Sơ đồ mạch Y | Chương 4: HỆ TỔ HỢP Giới thiệu Cách thiết kế Các loại mạch thông dụng đã tích hợp thành IC: Bộ dồn kênh (Multiplexer/Selecter – MUX) Bộ phân kênh ( Demuxtiplexer) Bộ mã hóa (encoder) Bộ giải mã (decoder) Bộ so sánh Bộ kiểm tra chẵn lẻ (parity checker) Các IC thường gặp Giới thiệu Định nghĩa: Là tổ hợp các cổng logic, ngõ ra phụ thuộc ngõ vào, mọi sự thay đổi ngõ vào làm ngõ ra thay đổi Coång logic Ngoõ vaøo (Input) Ngoõ ra (Output) Chương 4: Hệ tổ hợp Các bước thiết kế Phân tích yêu cầu bài toán Xác định bao nhiêu biến vào và ra? Thành lập bảng sự thật Tìm biểu thức rút gọn từng ngõ ra theo ngõ vào Thực hiện sơ đồ logic Chương 4: Hệ tổ hợp Cách thiết kế Ví dụ: Hãy thiết kế một hệ tổ hợp theo yêu cầu sau: Ba ngõ vào Một ngõ ra Ngõ ra ở mức cao chỉ khi đa số ngõ vào ở mức cao (số bits 1 nhiều hơn số bits 0) Chương 4: Hệ tổ hợp Các bước thiết kế Các bước thực hiện: Chương 4: Hệ tổ hợp Bước 1: Xác định số ngõ vào, số ngõ ra Cách thiết kế Bước 2:

Không thể tạo bản xem trước, hãy bấm tải xuống
TỪ KHÓA LIÊN QUAN
TÀI LIỆU MỚI ĐĂNG
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.