Bài giảng môn Kỹ thuật số 2: Chương 5 trình bày nội dung thiết kế số dùng VHDL. Các nội dung cụ thể được trình bày ở chương này như: Giới thiệu về HDLS (hardware description languages), các cấu trúc cơ bản của VHDL, các phát biểu đồng thời, các phát biểu tuần tự, thiết kế mạch tuần tự, thiết kế máy trạng thái, thiết kế phân cấp. | Chương 5 THIẾT KẾ SỐ DÙNG VHDL Bài giảng môn Kỹ thuật số 2 NỘI DUNG GIỚI THIỆU VỀ HDLs (Hardware Description Languages) CÁC CẤU TRÚC CƠ BẢN CỦA VHDL CÁC PHÁT BIỂU ĐỒNG THỜI CÁC PHÁT BIỂU TUẦN TỰ THIẾT KẾ MẠCH TUẦN TỰ THIẾT KẾ MÁY TRẠNG THÁI THIẾT KẾ PHÂN CẤP Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU Các phương pháp thiết kế: Các phương trình Boolean Thiết kế dựa trên Schematic Các ngôn ngữ mô tả phần cứng HDLs (Hardware Description Languages): VHDL, Verilog HDL, ABEL, Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU (tt) Quá trình thiết kế hệ thống số: Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU (tt) Các công cụ CAD: Nhập yêu cầu thiết kế (design entry) Dùng bảng chân trị Trực tiếp Vẽ dạng sóng quan hệ vào/ra (Waveform Editor) Dùng sơ đồ mạch (Graphic Editor) → thiết kế phân cấp Dùng HDLs Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU (tt) Các công cụ CAD: Tổng hợp (synthesis): Tổng hợp logic (logic synthesis/logic optimization) Ánh xạ công nghệ (technology mapping) Tổng hợp . | Chương 5 THIẾT KẾ SỐ DÙNG VHDL Bài giảng môn Kỹ thuật số 2 NỘI DUNG GIỚI THIỆU VỀ HDLs (Hardware Description Languages) CÁC CẤU TRÚC CƠ BẢN CỦA VHDL CÁC PHÁT BIỂU ĐỒNG THỜI CÁC PHÁT BIỂU TUẦN TỰ THIẾT KẾ MẠCH TUẦN TỰ THIẾT KẾ MÁY TRẠNG THÁI THIẾT KẾ PHÂN CẤP Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU Các phương pháp thiết kế: Các phương trình Boolean Thiết kế dựa trên Schematic Các ngôn ngữ mô tả phần cứng HDLs (Hardware Description Languages): VHDL, Verilog HDL, ABEL, Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU (tt) Quá trình thiết kế hệ thống số: Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU (tt) Các công cụ CAD: Nhập yêu cầu thiết kế (design entry) Dùng bảng chân trị Trực tiếp Vẽ dạng sóng quan hệ vào/ra (Waveform Editor) Dùng sơ đồ mạch (Graphic Editor) → thiết kế phân cấp Dùng HDLs Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU (tt) Các công cụ CAD: Tổng hợp (synthesis): Tổng hợp logic (logic synthesis/logic optimization) Ánh xạ công nghệ (technology mapping) Tổng hợp sơ đồ mạch (layout synthesis/physical design) Mô phỏng (simulation) Mô phỏng chức năng (functional simulation) Mô phỏng định thời (timing simulation) Bài giảng môn Kỹ thuật số 2 1. GIỚI THIỆU (tt) VHDL (Very High Speed Integrated Circuits HDL): Ngôn ngữ được dùng để mô tả các hệ thống số: lập tài liệu (documentation), mô phỏng (simulation), kiểm chứng (verification) và tổng hợp (synthesis). VHDL được chuẩn hóa vào năm 1987 qua chuẩn IEEE 1076 (VHDL-87) và được cập nhật năm 1993 (VHDL-93). Sau đó được bổ sung qua chuẩn IEEE 1164 với hệ thống logic đa trị. Ứng dụng: thiết kế với các PLD, CPLD và FPGA. Sự khác biệt giữa VHDL và các ngôn ngữ lập trình thông thường Ngôn ngữ lập trình thông thường: tuần tự VHDL: song song Bài giảng môn Kỹ thuật số 2 2. CÁC CẤU TRÚC CƠ BẢN CỦA VHDL . Entity Interface declaration Functional definition Entity Entity Declaration Architecture body Black box Internal machinery Packages Bài giảng môn Kỹ thuật số 2 . Entity (tt) Khai báo entity .
