Bài giảng Kỹ thuật số và vi xử lý: Chương 5 - Vi xử lý có nội dung trình bày tổ chức hệ vi xử lý, bộ nhớ trên chip, tập lệnh, các chế độ Timer, các thanh ghi điều khiển Timer, thanh ghi chế độ Timer và một số nội dung liên quan khác. | Chương V. VI XỬ LÝ Tổ chức hệ vi xử lý CPU Bộ nhớ Xử lý vào ra Ngoại vi Address bus Data bus Control bus Interrupt control Registers 128 Byte RAM ROM Timer 1 Timer 0 CPU Oscillator Bus control I / O ports Serial port T1* T0* Serial port Timer 0 Timer 1 INT0* INT1* TXD* RXD* EA RST ALE PSEN Bộ nhớ trên chip 27 3F 3E 3D 3C 3B 3A 39 38 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 22 17 16 15 14 13 12 11 10 21 0F 0E 0D 0C 0B 0A 09 08 20 07 06 05 04 03 02 01 00 1F 18 17 10 0F 08 07 00 Bank 3 Bank 2 Bank 1 Bank 0 Bộ nhớ trên chip 7F 30 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 RAM đa dụng Bộ nhớ trên chip 8D 87 83 81 80 87 86 85 84 83 82 81 80 P0 Không được địa chỉ hóa bit Không được địa chỉ hóa bit PCON 88 8F 8E 8D 8C 8B 8A 89 88 TCON 89 Không được địa chỉ hóa bit 90 97 96 95 94 93 92 91 90 P1 98 9F 9E 9D 9C 9B 9A 99 98 SCON 99 Không được địa chỉ hóa bit SBUF A0 A7 A6 A5 A4 A3 A2 A1 A0 P1 Bộ nhớ trên chip FF B0 B7 B6 B5 B4 B3 B2 B1 B0 P3 B8 -- -- -- BC BB BA B9 B8 IP D0 D7 D6 D5 D4 D3 D2 -- D0 PSW E0 E7 E6 E5 E4 E3 E2 E1 E0 ACC A8 AF -- -- AC AB AA A9 A8 IE F0 F7 F6 F5 F4 F3 F2 F1 F0 B Tập lệnh Các lệnh xử lý số học : ADD A,Rn (1,1) ADD A,data (2,1) ADD A,@Ri (1,1) ADD A,#data (2,1) ADDC A,Rn (1,1) ADDC A,data (2,1) ADDC A,@Ri (1,1) SUBB A,Rn (1,1) SUBB A,data (2,1) SUBB A,@Ri (1,1) SUBB A,#data (2,1) INC A (1,1) INC Rn (1,1) INC data (2,1) INC @Ri (1,1) DEC A (1,1) DEC Rn (1,1) DEC data (2,1) DEC @Ri (1,1) INC DPTR (1,2) MUL AB (1,4) DIV AB (1,4) DA A Các lệnh luận lý: ANL A,Rn (1,1) ANL A,data (2,1) ANL A,@Ri (1,1) ANL A,#data . | Chương V. VI XỬ LÝ Tổ chức hệ vi xử lý CPU Bộ nhớ Xử lý vào ra Ngoại vi Address bus Data bus Control bus Interrupt control Registers 128 Byte RAM ROM Timer 1 Timer 0 CPU Oscillator Bus control I / O ports Serial port T1* T0* Serial port Timer 0 Timer 1 INT0* INT1* TXD* RXD* EA RST ALE PSEN Bộ nhớ trên chip 27 3F 3E 3D 3C 3B 3A 39 38 26 37 36 35 34 33 32 31 30 25 2F 2E 2D 2C 2B 2A 29 28 24 27 26 25 24 23 22 21 20 23 1F 1E 1D 1C 1B 1A 19 18 22 17 16 15 14 13 12 11 10 21 0F 0E 0D 0C 0B 0A 09 08 20 07 06 05 04 03 02 01 00 1F 18 17 10 0F 08 07 00 Bank 3 Bank 2 Bank 1 Bank 0 Bộ nhớ trên chip 7F 30 2F 7F 7E 7D 7C 7B 7A 79 78 2E 77 76 75 74 73 72 71 70 2D 6F 6E 6D 6C 6B 6A 69 68 2C 67 66 65 64 63 62 61 60 2B 5F 5E 5D 5C 5B 5A 59 58 2A 57 56 55 54 53 52 51 50 29 4F 4E 4D 4C 4B 4A 49 48 28 47 46 45 44 43 42 41 40 RAM đa dụng Bộ nhớ trên chip 8D 87 83 81 80 87 86 85 84 83 82 81 80 P0 Không được
