Nội dung giáo trình được biên soạn với dung lượng thời gian đào tạo 120 giờ gồm có: Bài 24-01 Tổng quan về các hệ vi xử lý, Bài 24-02 Các đơn vị vi xử lý trung tâm, Bài 24-03 Bộ nhớ trong của hệ vi xử lý, Bài 24-04 Thiết bị vào ra của hệ vi xử. | Định địa chỉ tách biệt (isolated I/O address): Các tín hiệu điều khiển phải được phân biệt đối với các thao tác ghi/đọc bộ nhớ và ghi/đọc thiết bị ngoại vi. Trong hệ Vi xử lý µP8085, tổ hợp các tín hiệu RD , RW và IO/M sẽ được giải mã để tạo ra các tín hiệu đọc ghi riêng cho bộ nhớ (MEMR và MEMW ) và riêng cho thiết bị ngoại vi ( I/OR và I/OW ). Đối với họ 80x86, đó là việc sử dụng cho điều khiển BUS (BUS Controllel ) để giải mã tổ hợp các tín hiệu nhịp đồng hồ CLK, các tín hiệu trạm S2, S1 và S0 trong chế độ MAX thành các tín hiệu MRDC, MWTC, IORC và IOWC. Các mạch logic phụ trợ điều khiển truy nhập thiết bị ngoại vi trong hệ Vi xử lý có nhiệm vụ phát hiện các tín hiệu IORC và IOWC để thực hiện các thao tác vào/ra dữ liệu. Mạch logic này có nhiệm vụ giải mã địa chỉ thiết bị ngoại vi để tạo ra các tín hiệu cho phép truy nhập tới thiết bị cụ thể (thường được gọi là mạch giải mã địa chỉ thiết bị ngoại vi). Cũng cần nói thêm rằng địa chỉ thiết bị ngoại vi thực tế là địa chỉ của một thanh ghi trong thiết bị ngoại vi. Như vậy, việc trao đổi dữ liệu giữa CPU và thiết bị ngoại vi thực chất là trao đổi dữ liệu giữa CPU và thanh ghi trong không gian thiết bị ngoại vi. Các µP80x86 dành 16 dây địa chỉ thấp (A15 – A0) để quản lý một không gian 64K thiết bị ngoại vi.
