Khái niệm chung: - CPU luôn truyền dữ liệu song song với BUS dữ liệu nhiều đường. - Vào ra nối tiếp có nhiệm vụ: Nhận dữ liệu song song từ CPU chuyển thành dữ liệu nối tiếp cấp tới thiết bị; Chuyển dữ liệu nối tiếp từ thiết bị cấp tới thành dữ liệu song song chuyển cho CPU. | Giao tiếp nối tiếp USART 8251 Universal Synchronous Asynchronous receiver transmitter Khái niệm chung CPU luôn truyền dữ liệu song song với Bus dữ liệu nhiều đường. Vào ra nối tiếp có nhiệm vụ: Nhận dữ liệu song song từ CPU chuyển thành dữ liệu nối tiếp cấp tới thiết bị. Chuyển dữ liệu nối tiếp từ thiết bị cấp tới thành dữ liệu song song chuyển cho CPU. Bộ vào ra nối tiếp 8251 Hoạt động vào ra nối tiếp ở cả hai chế độ: đồng bộ và cận đồng bộ (Synchronous và Asynchronous). Truyền các kí tự từ 5 tới 8 bit trong chế độ đồng bộ. Đồng bộ có thể thực hiện bên trong hoặc bên ngoài. Các kí tự đồng bộ được tự động chèn vào chuỗi dữ liệu. Truyền các kí tự từ 5 tới 8 bit trong chế độ cận đồng bộ. Tốc độ clock cung cấp có thể bằng 1, 16 hoặc 64 lần tốc độ Baud truyền nhận dữ liệu. Có thể thực hiện việc phát kí tự ngắt truyền. Stop bit có thể 1, , hoặc 2 bit. Có thể phát hiện các lỗi Start bit. Phát hiện và xử lý ngưng (break) tự động. Tốc độ truyền cực đại trong chế độ đồng bộ là 64K baud, trong chế độ cận đồng bộ là 19,2 K baud. Hoạt động truyền nhận dữ liệu đồng thời (song công), với hai bộ đệm truyền và nhận riêng biệt. Phát hiện các lỗi truyền như : chẵn lẻ, sai khung, overrun. Sơ đồ khối Các tín hiệu cung cấp Reset: Ngõ vào khởi động lại 8251 CLK: ngõ vào cung cấp xung nhịp định thời hoạt động vi xử lý. Vcc, GND: cấp nguồn. Các tín hiệu kết nối hệ thống CS (Chip select): chọn mạch WR (write): ngõ vào điều khiển ghi 8251 RD (read): ngõ vào điều khiển đọc 8251. C/D (control/data): ngõ vào xác định đọc ghi điều khiển hoặc dữ liệu. Address BUS Control BUS Data BUS D0-D7 CLK Reset WR RD C/D A0 2 (TTL) Reset I/OW I/OR Giải mã địa chỉ vào ra CS 8251 Nối ghép với BUS hệ thống của CPU Các tín hiệu điều khiển modem DSR (data set | Giao tiếp nối tiếp USART 8251 Universal Synchronous Asynchronous receiver transmitter Khái niệm chung CPU luôn truyền dữ liệu song song với Bus dữ liệu nhiều đường. Vào ra nối tiếp có nhiệm vụ: Nhận dữ liệu song song từ CPU chuyển thành dữ liệu nối tiếp cấp tới thiết bị. Chuyển dữ liệu nối tiếp từ thiết bị cấp tới thành dữ liệu song song chuyển cho CPU. Bộ vào ra nối tiếp 8251 Hoạt động vào ra nối tiếp ở cả hai chế độ: đồng bộ và cận đồng bộ (Synchronous và Asynchronous). Truyền các kí tự từ 5 tới 8 bit trong chế độ đồng bộ. Đồng bộ có thể thực hiện bên trong hoặc bên ngoài. Các kí tự đồng bộ được tự động chèn vào chuỗi dữ liệu. Truyền các kí tự từ 5 tới 8 bit trong chế độ cận đồng bộ. Tốc độ clock cung cấp có thể bằng 1, 16 hoặc 64 lần tốc độ Baud truyền nhận dữ liệu. Có thể thực hiện việc phát kí tự ngắt truyền. Stop bit có thể 1, , hoặc 2 bit. .
