Trong luận án này, tác giả cũng phát triển phương pháp mô hình hóa, mô phỏng đa lớp sử dụng các ngôn ngữ mô tả phần cứng khác nhau (C++, SystemC, VHDL) để xây dựng nền tảng đánh giá hoạt động truyền thông mạng trên chip. Nền tảng đề xuất cho phép mô phỏng và đánh giá nhanh hiệu năng truyền thông mạng trên chip với các kịch bản đánh giá đa dạng cho cả mạng trên chip và mạng trên chip tái cấu hình. | ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ Lê Văn Thanh Vũ GIẢI PHÁP MẠNG TRÊN CHIP TÁI CẤU HÌNH DÙNG CHO CÁC HỆ THỐNG PHỨC HỢP Chuyên ngành: Kỹ thuật điện tử Mã số: 62 52 02 03 TÓM TẮT LUẬN ÁN TIẾN SĨ NGÀNH CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - VIỄN THÔNG Hà Nội – 2017 Công trình được hoàn thành tại: Trường Đại học Công nghệ, Đại học Quốc gia Hà Nội Người hướng dẫn khoa học: Trần Xuân Tú Ngô Diên Tập Phản biện: Hoàng Trang Phản biện: TS. Nguyễn Ngọc Minh Phản biện: TS. Nguyễn Vũ Thắng Luận án sẽ được bảo vệ trước Hội đồng cấp Đại học Quốc gia chấm luận án tiến sĩ họp tại Phòng 212, Nhà E3 Trường ĐH Công nghệ, 144 Xuân Thủy, Q Cầu Giấy, TP Hà Nội. vào hồi 13 giờ 30 ngày 21 tháng 12 năm 2017. Có thể tìm hiểu luận án tại: - Thư viện Quốc gia Việt Nam - Trung tâm Thông tin - Thư viện, Đại học Quốc gia Hà Nội Mở đầu Mô hình truyền thông trên chip phổ biến hiện này được xây dựng dựa vào kết nối điểm-điểm, kiến trúc bus truyền thống (hoặc kiến trúc bus phân tầng). Với kiến trúc này, một bộ phân xử bus sẽ đóng vai trò cấp phát quyền truy cập bus cho các thành phần truyền thông nhằm tránh các xung đột trong quá trình trao đổi thông tin trên bus. Kiến trúc truyền thông bus có một số hạn chế căn bản như: băng thông bị giới hạn, khả năng mở rộng kém. Các hệ thống phức hợp đòi hỏi nhu cầu truyền thông cao, việc xây dựng một mô hình truyền thông mới và hiệu quả là hết sức cần thiết. Mạng trên chip (NoC: Network-on-Chip ) được đề xuất là một giải pháp toàn diện cho sự phát triển của các hệ thống trên chip phức hợp trong xu thế thiết kế lấy truyền thông làm trung tâm. Kiến trúc truyền thông mạng trên chip thực hiện các giao tác truyền thông bằng nguyên lý phân đoạn trên một cấu trúc liên kết gồm nhiều bộ định tuyến, kết hợp với các kỹ thuật truyền thông phù hợp để nâng cao hiệu quả hoạt động của toàn hệ thống. Mô hình mạng trên chip cho phép người thiết kế tích hợp ngày càng nhiều lõi IP trong một hệ thống nhằm đáp ứng yêu cầu
