Bài giảng "Điều khiển nhúng - Chương 2: Ngôn ngữ VERILOG" cung cấp cho người học các kiến thức: Giới thiệu, thiết kế phân cấp, VERILOG HDL, phép gán, toán tử, phát biểu có điều kiện,. nội dung chi tiết. | Bài giảng Điều khiển nhúng - Chương 2: Ngôn ngữ VERILOG Chương 2 NGÔN NGỮ VERILOG 1 I. GIỚI THIỆU . Ngôn ngữ mô tả phần cứng HDL 1950’s 1980’s (Hardware Description Language) - Thiết kế mạch số (1950’s, 1980’s): vẽ mạch schematic -> lựa chọn linh kiện -> thi công. - Mạch schematic gồm có: • Phần tử (component): Cổng (Gate), Điện trở, (LEDs, LCD) Chips, • Dây kết nối các phần tử • Input, Output -> xem 1 mạch schematic như 1 phần tử -> kết nối phân cấp. 2 Trường ĐH Bách Khoa I. GIỚI THIỆU . Ngôn ngữ mô tả phần cứng HDL 1995’s (Hardware Description Language) - Thiết kế mạch số (1995’s ->): vẽ mạch schematic ->. hoàn tất - Hai ngôn ngữ phổ biến: Verilog HDL (1984) và VHDL (1980). - Được sử dụng rộng rãi trong thiết kế và mô phỏng mạch số ở mức độ thanh ghi (register-transfer level). - Một thiết kế HDL bao gồm nhiều module, mỗi module chứa nhiều phân cấp và giao tiếp với các module khác thông qua tập input, output, và bidirectional port. 3 Trường ĐH Bách Khoa I. GIỚI THIỆU . Ưu điểm HDL so với Schematic: - Xây dựng và lưu trữ HDL trong các file. - Các file có thể đóng gói và xử lý bởi các công cụ: • Design: Viết HDL, vẽ sơ đồ • Synthesis: lựa chọn phần tử, tối ưu logic, ước lượng thời gian • Implementation: gán chân, lập trình vào FPGA - Dễ dàng thay đổi, chỉnh sửa thiết kế mà không cần thay đổi phần cứng. - Đáp ứng các yêu cầu thiết kế phức tạp 4 Trường ĐH Bách Khoa II. THIẾT KẾ PHÂN CẤP . Các mô tả (abstraction) trong thiết kế phần cứng: - Mô tả cấu trúc (Structural modeling). - Mô tả dòng dữ liệu (Dataflow modeling). - Mô tả hành vi (Behavioral modeling). 5 Trường ĐH Bách Khoa II. THIẾT KẾ PHÂN CẤP . Các mô tả (abstraction) trong thiết kế phần cứng: - Mô tả cấu trúc (Structural modeling). - Mô tả dòng dữ liệu (Dataflow modeling). - Mô tả hành vi (Behavioral modeling) 6 Trường ĐH Bách Khoa
