Bài giảng "Điều khiển logic và PLC - Bài 2: Tổng hợp và tối thiếu hóa mạch logic tổng hợp" cung cấp cho người học các kiến thức: Khái niệm mạch logic tổng hợp, tổng hợp mạch logic tổng hợp, tối thiểu hóa mạch logic tổng hợp. Mời các bạn cùng tham khảo. | Bài giảng Điều khiển logic và PLC Bài 2 - ĐH Bách Khoa Hà Nội ĐIỀU KHIỂN LOGIC VÀ PLC Nội dung 1. Cơ sở cho Điều khiển logic 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp 3. Tổng hợp mạch logic tuần tự 4. Tổng quan về PLC 5. Kỹ thuật lập trình PLC Bo mon TDH Bach Khoa DKLG amp PLC 2019 1 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp . Khái niệm mạch logic tổ hợp . Tổng hợp mạch logic tổ hợp Dạng tổng chuẩn đầy đủ Dạng tích chuẩn đầy đủ . Tối thiểu hóa mạch logic tổ hợp Phương pháp đại số Phương pháp bảng Các nô Carnough map Phương pháp Quine Mc. Clusky . Khái niệm về mạch logic tổ hợp Định nghĩa Mạch logic tổ hợp là mạch logic mà tín hiệu ra của mạch chỉ phụ thuộc vào tín hiệu đầu vào không phụ thuộc vào thứ tự thời gian tác động của tín hiệu vào Tính chất Không có nhớ Không có yếu tố thời gian Cùng một tổ hợp tín hiệu vào tín hiệu ra là duy nhất Mạch vòng hở tín hiệu Mạch logic tín hiệu . . . . . . vào ra tổ hợp Bo mon TDH Bach Khoa DKLG amp PLC 2019 2 2. Tổng hợp và tối thiểu hóa mạch logic tổ hợp . Khái niệm mạch logic tổ hợp . Tổng hợp mạch logic tổ hợp Dạng tổng chuẩn đầy đủ Dạng tích chuẩn đầy đủ . Tối thiểu hóa mạch logic tổ hợp Phương pháp đại số Phương pháp bảng Các nô Carnough map Phương pháp Quine Mc. Clusky . Tổng hợp mạch logic tổ hợp Dạng tổng chuẩn đầy đủ Chỉ quan tâm đến tổ hợp các giá trị của biến làm cho hàm có giá trị 1. Mỗi tổ hợp này tương ứng với một tích của tất cả các biến. Trong mỗi tích các biến có giá trị 1 thì được biểu diễn ở trạng thái thường các biến có giá trị 0 thì được biểu diễn ở trạng thái phủ định. Hàm logic dạng tổng chuẩn đầy đủ sẽ là tổng các tích đó x y f x y 0 0 0 1 1 0 f x y x y x y 1 0 0 1 1 1 Bo mon TDH Bach Khoa DKLG amp PLC 2019 3 Chú ý Cách ký hiệu rút gọn của hàm logic f x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x3 0 2 5 6 7 Thập phân x1 x2 x3 f x1 x2 x3 0 0 0 0 1 1 0 0 1 0 2 0 1 0 1 3 0 1 1 0 4 1 0 0 0 5 1 0 1 1 6 1 1 0 1 7 1 1 1 1 . Tổng hợp mạch logic tổ hợp Dạng tích chuẩn
