Về một giải pháp cứng hóa phép tính lũy thừa modulo

Bài viết trình bày giới thiệu, phân tích lựa chọn thuật toán lũy thừa modulo và phép nhân modulo Montgomery dựa trên một số công trình nghiên cứu trên thế giới. Phép tính lũy thừa modulo được thực thi bằng ngôn ngữ mô tả phần cứng HDL Verilog số modulo lựa chọn 2048 bit, chip FPGA XC7z045. | Nghiên cứu Khoa học và Công nghệ trong lĩnh vực An toàn thông tin Về ột giải pháp cứng h a phép t nh y thừa modulo Trần Văn Thắng Hoàng Văn Thức Tóm tắt h p t nh th o u o à ph p Keywords RSA Montgomery multiplication t nh n trong ngu n th t FPGA. à ph p t nh phứ t p ti u t n tài ngu n và th i gi n th hi n i tv i s n Th I. GIỚI THIỆU thi ứng h ph p t nh th o u o tr n thể n i cho đến th i điể hiện t i RS gi p n ng o t gi th i gi n à hệ ật h a c ng hai đang được ứng ho ph p t nh p ứng u ầu trong ài to n dụng rộng r i nhất trong các sản ph bảo ật th t Tr ng t ph p t nh th à ph p và an toàn th ng tin. Để hệ thống ật RS nh n o u o s n Trong n i ung ài o được ứng dụng ột cách hiệu quả và an toàn h ng tôi trình à gi i thi u ph n t h h n thu t to n th o u o và ph p nh n o u o trên thế giới đ c nhiều c ng tr nh nghiên cứu Montgo er tr n t s ông trình nghi n cải tiến thuật toán t nh y thừa odu o trên ứu tr n th gi i h p t nh th o uo ph n cứng và ph n ề đ y à phép t nh c ượ th thi ằng ngôn ngữ ô t phần ứng bản tiêu tốn nhiều th i gian t nh toán nhất trong HDL Veri og s o uo h n 2048 it hip các nguyên th y ật RS . Trên c sở các XC7z045 K t qu th hi n ph p t nh ết quả đ được c ng bố trên thế giới trong bài th o u o v i h i gi i ph p thi t k õi I nh n viết này chúng t i tr nh bày việc ph n t ch ựa Montgo er kh nh u ượ tổng hợp ngắn g n chọn và triển hai cài đặt cứng h a thuật toán tr n B ng 1 và B ng 2. tính y thừa odu o với độ dài odu o à 2048 Abstract Modular exponentiation is the bit đưa ra ột số đánh giá ban đ u hi ết quả basic operation in cryptography algorithm RSA. cài đặt được thực thi trên hip Xi inx X 7z045. This s o p i te gorith onsu ing resource and time to implement especially with Để thực hiện phép y thừa odu o chúng large number . Hardware implementation of ta c thể sử dụng ột trong các thuật toán phép modular exponentiation on the FPGA would y thừa nhị ph n từ trái qua phải Left-to-right increase speed reduce computation time that is Binary Exponentiation phép y

Không thể tạo bản xem trước, hãy bấm tải xuống
TỪ KHÓA LIÊN QUAN
TÀI LIỆU MỚI ĐĂNG
12    9    1    30-09-2022
243    11    1    30-09-2022
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.