Thiết kế và thực thi tích chập hai chiều trên board phát triển FPGA PYNQ-Z2

Bài viết trình bày thiết kế và thực thi một mô-đun phần cứng thực hiện tính tích chập hai chiều để ứng dụng trong xử lý hình ảnh tốc độ cao. Mô-đun tích chập hai chiều được phát triển bằng ngôn ngữ mô tả phần cứng VHDL, được tổng hợp trên board phát triển PYNQ-Z2 của hãng Xilinx, và được đóng gói thành thư viện phần cứng để sử dụng trong môi trường phát triển ứng dụng Python cho các ứng dụng liên quan. | TNU Journal of Science and Technology 226 02 3 - 8 DESIGN AND IMPLEMENTATION OF TWO-DIMENSIONAL CONVOLUTION ON PYNQ-Z2 FPGA DEVELOPMENT BOARD Huynh Viet Thang Danang University of Science and Technology The University of Danang ARTICLE INFO ABSTRACT Received 22 11 2020 Two-dimensional 2D convolution is a very important operation commonly used in the fields of image processing and convolution Revised 25 12 2020 neural networks. In this paper we designed and implemented a Published 11 01 2021 hardware module that performs two-dimensional convolution for use in high-speed image processing. The convolution module was KEYWORDS developed using hardware description language VHDL synthesized on Xilinx s PYNQ-Z2 development board and packed into a hardware FPGA library for use in Python development environments for related Hardware implementation image applications. Evaluation results showed that using the designed two- processing dimensional convolution module could improve the performance of 2D convolution the convolution operation by a factor of up to 9 times compared with the performance of the software implementation. The design has PYNQ shown its potential in implementing FPGA-based hardware designs Python for image processing pattern recognition and deep learning applications. THIẾT KẾ VÀ THỰC THI TÍCH CHẬP HAI CHIỀU TRÊN BOARD PHÁT TRIỂN FPGA PYNQ-Z2 Huỳnh Việt Thắng Trường Đại học Bách khoa ĐH Đà Nẵng THÔNG TIN BÀI BÁO TÓM TẮT Ngày nhận bài 22 11 2020 Tích chập hai chiều là phép toán rất quan trọng đang được sử dụng phổ biến trong các lĩnh vực xử lý hình ảnh và mạng nơ-ron tích chập. Ngày hoàn thiện 25 12 2020 Trong bài báo này chúng tôi thiết kế và thực thi một mô-đun phần Ngày đăng 11 01 2021 cứng thực hiện tính tích chập hai chiều để ứng dụng trong xử lý hình ảnh tốc độ cao. Mô-đun tích chập hai chiều được phát triển bằng TỪ KHÓA ngôn ngữ mô tả phần cứng VHDL được tổng hợp trên board phát triển PYNQ-Z2 của hãng Xilinx và được đóng gói thành thư viện FPGA phần .

Không thể tạo bản xem trước, hãy bấm tải xuống
TỪ KHÓA LIÊN QUAN
TÀI LIỆU MỚI ĐĂNG
242    6    1    29-03-2024
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.