Luận án Tiến sĩ "Giải pháp tối ưu công suất tiêu thụ cho các kiến trúc mạng trên chip" trình bày các nội dung chính sau: Đề xuất được một giải pháp dựa trên phương pháp điều khiển tỷ lệ tần số - điện áp động; Mô hình hóa và thực thi giải pháp được đề xuất dưới dạng phần cứng bằng ngôn ngữ mô tả phần cứng VHDL; Đề xuất phương án cho phép đánh giá hiệu quả tiêu thụ năng lượng của mạng trên chip ở mức hệ thống khi có áp dụng các kỹ thuật điều khiển DVFS khác nhau; . | ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ Phan Hải Phong GIẢI PHÁP TỐI ƯU CÔNG SUẤT TIÊU THỤ CHO CÁC KIẾN TRÚC MẠNG TRÊN CHIP Chuyên ngành Kỹ thuật điện tử Mã số 62 52 02 03 TÓM TẮT LUẬN ÁN TIẾN SĨ CÔNG NGHỆ ĐIỆN TỬ VIỄN THÔNG Hà Nội 2017 Công trình được hoàn thành tại Trường Đại học Công nghệ Đại học Quốc gia Hà Nội Người hướng dẫn khoa học PGS. TS. Trần Xuân Tú Phản biện Phản biện Phản biện Luận án sẽ được bảo vệ trước Hội đồng cấp Đại học Quốc gia chấm luận án tiến sĩ họp tại vào hồi giờ ngày tháng năm Có thể tìm hiểu luận án tại - Thư viện Quốc gia Việt Nam - Trung tâm Thông tin - Thư viện Đại học Quốc gia Hà Nội Mở đầu Kể từ khi vi mạch tích hợp đầu tiên được phát minh vào năm 1958 thì cho đến nay công nghệ vi mạch đã thực sự bùng nổ và có những bước phát triển nhanh chóng chỉ trong một quãng thời gian ngắn. Trong những năm gần đây khi kỹ sư thiết kế tiếp cận với việc xây dựng các hệ thống trên chip SoC System on Chip phức tạp thì quy trình thiết kế vi mạch theo hướng giảm thiểu năng lượng tiêu thụ đã trở thành một thách thức lớn. Các kỹ sư thiết kế đã áp dụng nhiều phương pháp khác nhau từ giải pháp phần mềm đến kiến trúc phần cứng ở mọi bước của quá trình thiết kế để có thể tối ưu hoá được năng lượng tiêu thụ trên vi mạch. Bên cạnh đó sự phát triển của các SoC phức tạp cũng đã thúc đẩy một mô hình truyền thông trên chip phát triển để thay thế cho các mô hình truyền thông truyền thống trước đó. Đó chính là mô hình của các mạng trên chip NoC Network on Chip . Tuy nhiên cùng với sự gia tăng về số lượng lõi IP được tích hợp trên một chip thì năng lượng cần cung cấp cho NoC cũng chiếm một phần lớn năng lượng của toàn hệ thống. Chính vì vậy việc nghiên cứu và phát triển các hệ thống mạng trên chip tiêu thụ ít năng lượng hơn đã và đang là một hướng nghiên cứu dành được nhiều sự quan tâm. Từ những phân tích và đánh giá như trên luận án này đã đặt ra mục tiêu là tìm hiểu nghiên cứu và đề xuất giải pháp tối ưu công suất tiêu thụ cho các kiến trúc .
