Bài giảng Thiết kế mạch số dùng HDL - Chương 2: Thiết kế mạch luận lý tổ hợp

Bài giảng Thiết kế mạch số dùng HDL - Chương 2: Thiết kế mạch luận lý tổ hợp có nội dung trình bày về luận lý tổ hợp và đại số Boole; qui tắc tối giản đại số Boole; biểu diễn mạch luận lý tổ hợp; đơn giản hóa biểu thức Boole; Glitch và Hazard; các khối cơ bản cho thiết kế luận lý; . Mời các bạn cùng tham khảo! | dce 2009 Thiết kế mạch số dùng HDL Chương 2 Thiết kế mạch luận lý tổ hợp Computer Engineering 2009 Nội dung chính Luận lý tổ hợp và đại số Boole Qui tắc tối giản đại số Boole Biểu diễn mạch luận lý tổ hợp Đơn giản hóa biểu thức Boole Glitch và Hazard Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL 2 chapter 2 2009 Pham Quoc Cuong Computer Engineering 2009 Nội dung chính Luận lý tổ hợp và đại số Boole Qui tắc tối giản đại số Boole Biểu diễn mạch luận lý tổ hợp Đơn giản hóa biểu thức Boole Glitch và Hazard Các khối cơ bản cho thiết kế luận lý Advanced Digital Design with the Verilog HDL 3 chapter 2 2009 Pham Quoc Cuong Computer Engineering 2009 Mạch tổ hợp mạch tuần tự Combinational circuit a y1 Trạng thái ngõ ra của b Combinational y2 mạch tại thời điểm t chỉ c phụ thuộc vào trạng thái Logic y3 d ngõ vào tại thời điểm t Sequential circuit Trạng thái ngõ ra phụ a y1 thuộc vào lịch sử ngõ b ra và ngõ vào hiện tại Sequential y2 c Circuit y3 Advanced Digital Design with the Verilog HDL 4 chapter 2 2009 Pham Quoc Cuong Computer Engineering 2009 Điện áp nguồn GND 0V Năm 1980 VDD 5V VDD ngày càng giảm trong các bộ xử lý hiện đại VDD cao làm hư các Transistor VDD thấp tiết kiệm năng lượng VDD Advanced Digital Design with the Verilog HDL 5 chapter 2 2009 Pham Quoc Cuong Computer Engineering 2009 Transistor nMos pMos Advanced Digital Design with the Verilog HDL 6 chapter 2 2009 Pham Quoc Cuong Computer Engineering 2009 Công nghệ CMOS pMos Complementary metal- Pull-up network oxide semiconductor Input Output của các cổng Output CMOS luôn là 0 hoặc 1 nMos Pull-down network Invert gate NAND gate NOR gate Advanced Digital Design with the Verilog HDL 7 chapter 2 2009 Pham Quoc Cuong Computer Engineering 2009 Example O3AI Y A B C D A B C D Y D A B C Advanced Digital Design with the Verilog HDL 8 chapter 2 2009 Pham Quoc Cuong Computer Engineering 2009 Đại số Boole Định nghĩa 1 Đại số Boole gồm một tập giá trị B 0 1 và hai .

Không thể tạo bản xem trước, hãy bấm tải xuống
TÀI LIỆU MỚI ĐĂNG
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.