Bài giảng Nhập môn mạch số - Chương 6: Mạch tuần tự: Chốt và Flip-flop (ThS. Nguyễn Thanh Sang) cung cấp cho học viên những kiến thức về chốt S-R (Set-Reset latch); chốt D (Data latch); Flip-flop D (Data); Flip-lop T (Toggle); Flip-flop S_R(Set_Reset); Flip-Flop J-K; . Mời các bạn cùng tham khảo! | NHẬP MÔN MẠCH SỐ CHƯƠNG 6 PHẦN 1 Mạch tuần tự Chốt và Flip-flop Sequential circuit Latches and Flip-flop 1 Tổng quan Các hệ thống Số ngày nay đều gồm có hai thành phần mạch tổ hợp chương 5 để thực hiện các chức năng logic và các thành phần có tính chất nhớ memory element để lưu giữ các trạng thái trong mạch. Chương này sẽ học về - Các thành phần có tính chất nhớ Chốt Flip-flop thanh ghi - Kết hợp các thành phần tổ hợp và thành phần tính chất nhớ để tạo nên các mạch tuần tự. 2 Phân biệt mạch tổ hợp và tuần tự MẠCH TỔ HỢP Mạch tổ hợp - Ngõ ra sẽ thay đổi inputs outputs lập tức khi ngõ vào thay đổi MẠCH TUẦN TỰ Mạch tổ hợp - Ngõ ra sẽ thay đổi inputs outputs phụ thuộc vào ngõ vào và trạng thái trước đó. Memory - Mạch có tính chất nhớ 3 Nội dung 1. Chốt S-R S-R latch 2. Chốt D 3. Flip-flop D 4. Flip-flop T 5. Flip-flop S-R 6. Flip-flop J-K 7. Flip-flop Scan 4 1. Chốt S-R Set-Reset latch 5 Chốt S-R dùng cổng NOR Bảng sự thật Mạch logic Ký hiệu Ký hiệu Ký hiệu sai 6 Chốt S-R dùng cổng NOR tt Bảng sự thật Mạch logic Ngõ vào thông thường S và R chuyển từ mức 1 xuống mức 0 đồng thời không xác định ngõ ra 7 Chốt S-R dùng cổng NAND Bảng sự thật Mạch logic Ký hiệu 8 Chốt S-R với ngõ vào cho phép Bảng sự thật Mạch logic Ký hiệu 9 Chốt S-R với ngõ vào cho phép tt SR 11 C 1 0 Hoạt động của chốt S-R với trường hợp ngõ ra không xác định 10 2. Chốt D Data latch 11 Chốt D Bảng sự thật Mạch logic - Loại bỏ những hạn chế trong chốt S-R khi S và R chuyển từ 1 xuống 0 đồng thời - Ngõ vào điều khiển C giống với ngõ vào cho phép enable - Khi C tích cực Q D chốt mở trong suốt transparent latch Ký hiệu C không tích cực Q giữ giá trị trước đó chốt đóng close latch 12 Chốt D tt Bảng sự thật Hoạt động của chốt D 13 3. Flip-flop D Data 14 Flip-flop D FF-D kích cạnh lên Positive-edge-triggered D flip-flop Bảng sự thật Mạch logic - Một FF-D kích cạnh lên bao gồm một cặp chốt D kết nối sao cho dữ liệu truyền từ ngõ vào D đến ngõ ra Q mỗi khi có cạnh lên của xung Clock CLK - Chốt D đầu tiên gọi là
