Bài viết Thiết kế và thực hiện bộ giao tiếp mạng có hiệu năng cao cho mạng trên chip trên FPGA spartan - 6 giới thiệu một kiến trúc của bộ giao tiếp mạng trong NoC có hiệu năng cao, hoạt động ổn định. Phương pháp tiếp cận của chúng tôi là sử dụng quá trình ghi và đọc dữ liệu trong bộ đệm một cách song song giúp tăng tốc độ ghi và đọc dữ liệu. | ISSN 1859-1531 - TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ ĐẠI HỌC ĐÀ NẴNG SỐ 11 84 .2014 QUYỂN 2 19 THIẾT KẾ VÀ THỰC HIỆN BỘ GIAO TIẾP MẠNG CÓ HIỆU NĂNG CAO CHO MẠNG TRÊN CHIP TRÊN FPGA SPARTAN - 6 DESIGNING AND IMPLEMENTING A HIGH PERFORMANCE NETWORK INTERFACE FOR THE SPARTAN - 6 FPGA NETWORK ON CHIP Nguyễn Văn Cường1 Phạm Ngọc Nam1 Trần Hoàng Vũ2 1 Trường Đại học Bách khoa Hà Nội Email 2 Trường Cao đẳng Công nghệ Đại học Đà Nẵng Email tranhoangvu_university@ Tóm tắt - Thực hiện một hệ thống có hiệu năng cao hoạt động ổn Abstract - Implementing a high performance system with stable định dựa trên kiến trúc mạng trên chip NoC là một vấn đề cần operation based on the architecture of network on chip NoC is an thiết đáp ứng yêu cầu cho các ứng dụng nhúng hiện đại. Bộ giao issue of necessity that meets the requirements of modern tiếp mạng trong kiến trúc NoC dùng để kết nối giữa bộ định tuyến embedded applications. The interface network in NoC architecture và tài nguyên đóng vai trò rất quan trọng góp phần vào cải thiện used to connect between the router and the resource makes an hiệu năng cho toàn hệ thống. Trong bài báo này chúng tôi giới thiệu imprtant contribution to the improvement of the system một kiến trúc của bộ giao tiếp mạng trong NoC có hiệu năng cao performance. In this paper we present an interface network hoạt động ổn định. Phương pháp tiếp cận của chúng tôi là sử dụng architecture for NoC which shows high performance and stable quá trình ghi và đọc dữ liệu trong bộ đệm một cách song song giúp operation. Our approach is to employ in parallel the writing and tăng tốc độ ghi và đọc dữ liệu. Mô hình bộ giao tiếp mạng này được reading data processes in buffer to help increase the speed of chúng tôi mô tả bằng ngôn ngữ Verilog và thực hiện trên Xilinx writing and reading the data. The interface network model is Spatan6 board. Kết quả thực nghiệm cho thấy rằng kiến trúc bộ described by means of the Verilog language and implemented
