Bài giảng "Thiết kế hệ thống cơ điện tử: Chương 9 - Hệ thống điều khiển logic" trình bày các nội dung chính sau đây: Biến và hàm logic; Biểu diễn hàm logic; Mô hình hệ thống điều khiển số; Biến đổi z. Mời các bạn cùng tham khảo nội dung bài giảng! | ME3081 Mechatronic System Design Lecturer PhD. Dang Thai Viet Mechatronics Department School of Mechanical Engineering HUST 2 Chương 9. Điều khiển logic ME3081 Mechatronic System Design Mục 1. Biến và hàm logic Mục 2. Biểu diễn hàm logic Mục 3. Mô hình hệ thống điều khiển số Mục 4. Biến đổi z 3 . Biến và hàm logic 1 Biến logic là hai giá trị đối lập nhau 0 và 1. Có thể được chuyển đổi từ trạng thái tương tự là mức cao và mức thấp. Hàm logic thực hiện các phép toán logic của các biến logic biểu diễn quan hệ vào ra hệ thống. Biểu diễn qua bảng chân lý. Hình . Bảng chân lý biểu diễn quan hệ logic F 4 . Biến và hàm logic 2 Biểu diễn quan hệ logic Thông qua hàm toán logic F Thông qua bảng chân lý. Bảng Karnaugh cho nhiều biến logic. Ví dụ Máy bán nước tự động gồm 2 loại trà và cà phê. Có các nút ấn chọn trà chọn cà phê và nếu ấn cả hai nút thì chỉ ra trà. Máy chỉ hoạt động khi có đồng xu 5000 thả vô máy. Hình . Bảng chân lý biểu diễn giá trị logic 5 . Biến và hàm logic 3 Phần tử và mạch logic Hình . Các mạch tổ hợp logic 6 . Biểu diễn hàm logic 1 Định nghĩa về SPLD Simple Programmable Logic Device SPLD hàm logic tổ hợp đều có thể biểu diễn dưới dạng chuẩn tắc tức là dưới dạng tổng của các tích đầy đủ bằng cách ghép hai mảng ma trận nhân AND và ma trận cộng OR . Phân loại bao gồm 3 cấu trúc SPLD như sau PLA PAL và GAL GAL dựa trên PROM . PROM Programmable Read-Only Memory thông thường đến 16 đến 32 đầu vào vì vậy chỉ thực hiện được những hàm đơn giản. Tạo bởi ma trận tạo bởi mảng cố định các phần tử AND nối với mảng các phần tử OR lập trình được. 7 . Biểu diễn hàm logic 2 Định nghĩa về PLAs Programable Logic Array PLA bao gồm 2 mảng khả trình ở AND và OR. Mảng AND bao gồm các kết nối khả trình với các cổng AND. Mảng OR bao gồm các kết nối khả trình với các cổng OR. PLA linh hoạt hơn nhưng tốc độ chậm hơn so với PROM và PAL. Hình . Cấu trúc PLAs 8 . Biểu diễn hàm logic 3 Định nghĩa về GALs Programable Logic
