Các tín hiệu định thời và đa hợp cho 8279 được phát ra bởi một bộ định thời đặt trước (Precaler) bên trong. Bộ chia đặt trước chia xung đồng hồ bên ngoài cho một số nguyên có thể lập trình các bit PPPPP dùng để xác định số chia nằm trong khoảng từ 2 đến 31. Tần số hoạt động của mạch quét hiển thị và chống dội của 8279 là 100 KHz nếu tần số ngõ vào là 2 MHz thì phải chia cho 20 để được tần số 100 KHz. | Chương 16 LẬP TRÌNH XUNG ĐỒNG HỒ ũ ũ 1 p p p p p Các tín hiệu định thôi và đa hợp cho 8279 được phát ra bởi một bo định thôi đát trưởc Prescaler bện trong. BỌ chia đát trưôc chia xung động hộ bện ngoái cho một sô nguyện co thệ láp trình các bit PPPPP dung đệ xác định so chia nám trong khoáng từ 2 đến 31. Tan so hoat đọng cua mach quệt hiện thị vá chống doi cua 8279 lá 100 KHz nếu tán so ngo váo lá 2 MHz thì phái chia cho 20 đệ được tán so 100 KHz khi đo các bit PPPPP phái lá 10010 ĐỌC FIFO RAM CAM BIEN X không quan tâm Từ điều khiển nây chôn địa chỉ cua mâ phím cân đôc trong RAM FIFO RAM câm biền. ơ Môdề bân phím cờ tâng tựđông AI Autômâtic Incrềâment vâ câc bit địâ chỉ RAM AAA không côn khâ dung 8279 sề tự đông lâi tuyến dữ liều chô môi lân đôc tiếp thềô Aô 0 thềô đung trình tự bân đâu dữ liều đườc nhâp vâô FIFO. Tất câ những lân đôc tiềp thềô sề đền từ FIFO chô đền khi môt lềnh khâc đườc tâô râ. Mode ma trận cảm biến các bit địa chỉ RAM AAA được chon mọt trong 8 háng của RAM cám biến. Nếu cô AI được đật AI 1 moi lán đọc kế tiếp se đến từ háng tiếp theo của RAM cám biến. ĐỌC RAM HIEN THỊ ũ 1 1 AI A A A A Từ điều khiến náy chon địa chỉ của bytế dữ liệu cán đoc trong RAM hiến thị. Các bit AAAA được chon một trong 16 háng của RAM hiển thị nếu cô AI được đát lái AI 1 địa chỉ háng náy sẽ được táng tự đọng sau moi lán đoc hoác ghi tiếp thếo. Vì cung mot bo đẹm hoác ghi. Từ lẹnh náy đát địa chỉ đoc hoác ghi kế tiếp vá cám biến nhán Mode tự đong táng cho cá hai hoat đong đoc ghi. Ghi VÀO RAM HIEN THỊ 1 ũ ũ AO A A A A Từ điếu khiến náy chon địa chỉ trong RAM hiến thị nợi cán ghi dữ liếu váo. sau đo từ lẹnh AO 1 tất cá những lán ghi kế tiếp váo AO 0 sế ợ trong RAM hiến thị. Các chức nang định địa chỉ vá táng tự đong giong như đoc RAM hiến thị. Tuy nhien từ lẹnh náy khong ánh hượng đến nguon cua những lán đoc dữ liếu kế tiếp. Vi xử ly sế đoc dữ liếu bất ky RAM náo. Hiẽn thị FIFO Cám biến được nếu ro sau cung. Le ra RAM hiến thị được nếu ro sau cung viẹc ghi váo RAM hiến thị
