Mục tiêu và biện pháp thiết kế : Ghép nối các chíp nhớ Eprom và Sram với Bus hệ thống sao cho không xảy ra xung đột: Các chip nhớ bị cấm khi vi xử lý truy cập các cổng I/O. Chỉ có một chip nhớ hoạt động khi vi xử ký truy cập bộ nhớ. Thực hiện một mạch giải mã địa chỉ bộ nhớ dùng các chip giải mã hoặc các cổng logic hoặc kết hợp cả hai. | KK thuthu tt ViVi xx lýlý oa oa ư ư o o o o a a o o a a u u a a o o MMụụcc tiêutiêu vv àà bibi ệệnn phph áápp thithi ếếtt kk ếế u u ao o ao o y a y a u u uy uy o o uy uy a a o o o o o o a a PhânPhân lolo ạạii bb ộộ nhnh ớớ bbáánn dd ẫẫnn B nh bán d n (Semiconductor memory ) SAM RAM (Sequential Access Memory) (Random Access Memory) ROM (Read Only Mem ory ) RWM (Read Write memory) PROM EPROM SRAM DRAM EEPROM Flash ROM CCáácc chipchip EPROMEPROM A0 D0 A1 D1 A2 D2 A3 D3 u A4 D4 a A5 D5 A6 D6 A7 Dm-1 A8 A p-1 u OE PGM CE Vpp u DungDung ngng cc aa 11 chipchip nhnh ư ư e ư e ư ưu ưu ư ư uu u u ư ư aa ư ư ư ư u u u u ư ư a a
