Không giống như xấp xỉ miền tần số, việc sử dụng biểu diễn không gian trạng thái không bị giới hạn với hệ thống bằng các thành phần tuyến tính và các điều kiện zero ban đầu. | f điều khiến Sũ Hz rị ỳ 9 n v Tỳ sỏ các tốn sô - 25 Hệ SÔ khuêíh đai cdg a--5--ro --J5--20 - 25 --30 -35- -40 --45--50- Ó sáo 000 ĩ SCO ĩữoo 2500 3000 e Tân sô íHỉ Hlnh PWM số dốì xúng trung tâm tỷ số các tần số 25 a Nguyên lý b Các tín hiệu trong một chu kỳ tín hiệu điều khiển c Tín hiệu logic điêu khiển d Tín hiệu diêu khiến và dòng diện e Phá dộng diện. 270 với trường hợp điều biến dịch trái. Việc giảm các điều hòa bậc cao cho thấy ưu việt cùa điều biến này. Khi số chu kỳ chuyển mạch tương đối lớn so với chu kỳ điều khiển sự méo dạng so ng do hoạt động của PWM vẫn nhỏ. Các sổ liệu thường gập đối với tỉ số hai chu kỳ tối thiểu là 20 hoặc 30 ứng với trường hợp được xử lý trên hình ở đây tỷ số là 25. Nếu tỷ sô thấp hon các điều hòa bậc cao táng rất mạnh như trường hợp ví dụ hỉnh khi tỷ số được chia cho 2 nghĩa là 12 5 sơ với trường hợp trên. Ta sẽ thấy trong trường hợp này các điêu hòa ở 100Hz và có dạng 625h 50p trong đo p là số nguyên chẵn hoặc lổ. Trường hợp này ứng với các bộ nghịch lưu cóng suất lớn trong đó tần sô chuyển mạch cùa các lình kiện bị hạn chê một cách tự nhiên. Điều biến số không đổi xứng Khi ta muốn có chu kỳ lấy mẫu để tính toán nhỏ hơn chu kỳ chuyển mạch nên dũng điều biến không đối xứng. Như vậy bàng cách giữ cùng một tần SỂ chuyển mạch các phần tử ta tăng gấp đôi tần số lấy mẫu và cải thiện đáp ứng bằng cách giảm độ méo. Để tiến hành ta thực hiện lấy mẫu và lưu giữ trong tất cả nửa chu kỳ PWM hoặc chia chu kỳ lấy mẫu cho hai T T 1 2 và tính toán một cách độc lập thời điểm chuyển qua 1 và thôi điểm quay về 0. Như vậy sẽ thực hiện dịch phải và dịch trái. Hình giải thích nguyên lý này. - Ö sườn tâng chu kỳ t t ta có or ư P n I w t wm -1 2 1 - Ỏ sườn giảm chư kỳ t J tn ta có t - t I t - t W t w m i . 2 2 wn í-l - 2 -M - Các thời điểm chuyển mạch kiểm tra điều kiện t n - tn 1 u t T 2 0 1 1 uịrí n ớ 2 Các công thức này dùng đê lập trình các thời điểm chuyển mạch. Các khoảng thời gian đẫn ỏ vị .
