Không giới hạn quy định của bảng chân lý về các phép tính And, Or, Not nếu trên (B) ta xác định được 3 phép tính And, Or, Not thoả mãn. 1) xVy = yVx. 2) xV(y^z) = (xVy)^z. 3) (x^y)V(xVy) = x. Mọi x, y, z thuộc B thì tập B cùng 3 phép tính đó sẽ đ−ợc gọi là đại số Boole. chất: Một đại số Boole B với 3 phép tính And, Or, Not có các tính chất sau: Tính chất 1: X = X. ∀X ∈ B . Tính chất 2: X = =. | Quá trình hình thành đại cương vê phương pháp giảm nhiệfmáytrong dây truyên sản xuất xA1 1Ax x. Với mọi x thuộc B. xV 0 0Vx x. Với mọi x thuộc B. Định nghĩa Không giới hạn quy định của bảng chân lý về các phép tính And Or Not nếu trên B ta xác định được 3 phép tính And Or Not thoả mãn. 1 xVy yVx. 2 xV yAz xVy Az. 3 xAy V xVy x. Mọi x y z thuộc B thì tập B cùng 3 phép tính đó sẽ được gọi là đại số Boole. chất Một đại số Boole B với 3 phép tính And Or Not có các tính chất sau Tính chất 1 X X. VX e B. Tính chất 2 X XAX. VX G B. Tính chất 3 X .X 0. VX e B. Tính chất 4 1VX 1. VX G B. Tính chất 5 0VX X. Tính chất 6 X VX 1. Tính chất 7 xX y . Các phần tử logic cơ bản. Trong kĩ thuật số cũng như trong việc điều khiển bằng PLC thì người ta thường dùng các phép tính cơ bản là AND A OR V NOT NAND NOR. Ta có các quan hệ lôgic là Phần tử AND. Là phần tử có nhiều đầu vào và một đầu ra đầu ra có giá trị lôgic bằng 1 khi tất cả các đầu vào bằng 1. Líp tự ựộtttỊ. hoá 46 12 Khoa c- đìỀa - Trưêng. DHNNI - HN Báo cáo tết nghiệp Lê. Mạnh H ùng Giả sử xét phần tử AND hai đầu vào. Kí hiệu hai đầu vào là S1 và S2 đầu ra là H1 24V S2 0V S1 S2 H1 0 0 0 0 1 0 1 0 0 1 1 1 Bảng chân lý Hình Mạch điện logic and Vậy Nếu cả hai khoá S1 và S2 đều đóng mạch thì đèn mới sáng. Vậy sơ đồ điện trên thể hiện quan hệ logic AND. H1 S1 A S2 H1 Phần tử OR Là phần tử có nhiều đầu vào và một đầu ra. Có giá trị bằng 1 khi ít nhất một trong các đầu vào bằng 1. 24V S1 S2 H1 0V S1 S2 H1 0 0 0 0 1 1 1 0 1 1 1 1 Bảng chân lý. Mạch điện logic OR Trong đó nếu S1 hoặc S2 hoặc cả S15 S2 đều đóng thì đều làm đèn H1 sáng nhu nhau. Sự đóng mạch của công tắc Sb S2 làm đèn sáng là quan hệ logic OR. H1 S1 S2 Lóp tự ựộttg. hoá 46 13 Khoa íO điện. - Tr-êng DHNNI - HN Báo cáo tết nghiệp Lê. Mạnh H ùng H1 S1 S2 Phần tử NOT Là phần tử có 1 đầu vào và một đầu ra tín hiệu ra là phủ định tín hiệu vào. H1 S1 H1 0 1 0 1 1 0 1 0 Bảng chân lý. Mạch điện logic NOT Khoá S1 mở mạch thì đèn .
