hợp kênh và phân kênh (Multiplexer and Demultiplexer) A. Phần tóm tắt lý thuyết Các mạch logic đ-ợc phân làm hai loại : Mạch tổ hợp (Combinational logic circuits) và mạch kế tiếp hay còn gọi là mạch dãy (Sequential logic circuits). Mạch logic tổ hợp là những mạch có giá trị lối ra tại một thời điểm là xác định chỉ phụ thuộc vào các giá trị lối vào ở thời điểm đó. Không phụ thuộc giá trị lối ra ở thời điểm quá khứ. Mạch tổ hợp đ-ợc xây dựng từ các cửa logic cơ bản. Căn cứ vào. | BÀI 3 Hơp KÊNH VÀ PHÂN KÊNH Multiplexer and Demultiplexer A. PHẨN TÓM TẮT LÝ THUYẾT Các mạch logic đ Ợc phân làm hai loại Mạch tổ hợp Combinational logic circuits và mạch kế tiếp hay còn gọi là mạch dãy Sequential logic circuits . Mạch logic tổ hợp là những mạch có giá trị lối ra tại một thòi điểm là xác định chỉ phụ thuộc vào các giá trị lối vào ở thòi điểm đó. Không phụ thuộc giá trị lối ra ở thòi điểm quá khứ. Mạch tổ hợp đ Ợc xây dựng từ các cửa logic cơ bản. Căn cứ vào các thuật toán logic ta sẽ thiết kế đ Ợc mạch điện tử ví dụ nh hợp kênh phân kênh giải mã decoder cộng adder trừ subtractor đơn vị logic số học Arithmetic logic Unit . Mạch dãy là những mạch có giá trị lối ra ở một thòi điểm nào đó không chỉ phụ thuộc vào các giá trị lối vào ở thòi điểm đó mà còn phụ thuộc vào giá trị lối ra của nó ở thòi điểm tr ốc đó. Nh vậy mạch dãy đ Ợc xây dựng từ các phần tử nhố đó là các trigơ hay còn gọi là Flip - Flop. Giá trị đặc biệt của mạch dãy ở tính chất nhố của chúng. Bộ ghi dịch bộ đếm. thuộc về mạch dãy. 1. HỢp kênh MUX . Hợp kênh là một mạch tổ hợp có nhiều đầu vào nh ng chỉ có một đầu ra. Hợp kênh làm nhiệm vụ nh một khoá chuyển mạch. Nó chuyển số liệu data từ một trong số đầu vào D0 D1 D2 . đến đầu ra Y . Việc lựa chọn cho dữ liệu nào đ ợc chuyển ra đầu ra Y nhò tín hiệu logic tác dụng vào đầu chọn lọc Selection S0 S1 S2 . và cổng cho phép G gate . Ví dụ vối Hộp KÊNH 4 ĐƯỜNG VÀO 1 ĐƯỜNG RA một nửa IC 74LS153 có sơ đồ và hoạt động theo bảng chân lý sau D3 D2 D1 D0 G So S1 Y d3 d2 d1 d0 1 x x 1 d3 d2 d1 d0 0 0 0 d0 d3 d2 d1 d0 0 0 1 d1 d3 d2 d1 d0 0 1 0 d2 d3 d2 d1 d0 0 1 1 d3 25 Các ký hiệu d0 d1 d2 d3 chỉ các thông tin logic t ơng ứng vối các ầu vào D0 D1 D2 D3. Cách viết nh vậy mang tính chất tổng quát hơn. Bộ hợp kênh nếu có n đầu vào dữ liệu thì số đầu chọn lọc S phải thỏa mãn S log2n Hợp kênh làm nhiệm vụ chọn lọc cho nên cồn có tên là bộ chọn Selector . Vi mạch 74LS153 chứa 2 bộ Hộp KÊNH VÀO 4 RA 1. 74LS153 74LS153 I3a Ea I2a I1a Ya I0a S1 S0 I3b I2b Yb
