Giáo trình phân tích khả năng ứng dụng cấu tạo Mosfet với tín hiệu xoay chiều p3

Tham khảo tài liệu 'giáo trình phân tích khả năng ứng dụng cấu tạo mosfet với tín hiệu xoay chiều p3', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | VII. XÁC ĐỊNH ĐIỂM ĐIỀU HÀNH Ta xem mô hình của một mạch khuếch đại tín hiệu nhỏ dùng JFET kênh N mắc theo kiểu cực nguồn chung Vdd 20V Rd 820Q S r C2 C1 ---- - V0 t VGs t 100KQ -Vgg -1V - Hình 33 Mạch tương đương một chiều tức mạch phân cực như sau ID Rd 820Q IGSS _ Vgs - VDS 100KQ Vdd 20V VGG -1V Hình 34 Cũng giống như transistor thường BJT để xác định điểm điều hành Q người ta dùng 3 bước Áp dụng định luật Krichoff ở mạch ngõ vào để tìm VGS. Trang 111 Biên soạn Trương Văn Tám 2 Dùng đặc tuyến truyền hay công thức ID IDSS V v GS VGS off trong trường hợp DE- 1 MOSFET hoặc công thức ID k vgs - VGS th 2trong trường hợp E-MOSFET để xác định dòng điện thoát ID. Áp dụng định luật Krichoff ở mạch ngõ ra để tìm hiệu điện thế VDS. Bây giờ ta thử ứng dụng vào mạch điện hình trên Mạch ngõ vào ta có VGG - RGIGSS VGS 0 Suy ra VGS VGG RGIGSS Vì dòng điện IGSS rất nhỏ nên ta có thể bỏ qua. Như vậy VGS VGG Trong trường hợp trên VGS -1 Đây là phương trình biểu diễn đường phân cực bias line và giao điểm của đường thẳng này với đặc tuyến truyền là điểm điều hành Q. Nhờ đặc tuyến truyền ta có thể xác định được dòng thoát ID. ID Idss Đường phân cực Vgs -Vgg -1V Q -1 ID V GS VGS off ID IDSS ID . Vdd D sat r VGS 0V Vgs -1V VGS -2V Vgs -3V Vgs -4V VDS VDS off VDD Hình 35 Đường thẳng lấy điện VDS 0 - Để xác định điện thế VDS ta áp dụng định luật Kirchoff cho mạch ngõ ra Vdd RdId Vds Vds Vdd - RdId Đây là phương trình của đường thẳng lấy điện tĩnh. Giao điểm của đường thẳng này với đặc tuyến ngõ ra với VGS -VGG -1V chính là điểm tĩnh điều hành Q. Trang 112 Biên soạn Trương Văn Tám VIII. FET VỚI TÍN HIỆU XOAY CHIỀU VÀ MẠCH TƯƠNG ĐƯƠNG VỚI Tín hiệu nhỏ Giả sử ta áp một tín hiệu xoay chiều hình sin vs t có biên độ điện thế đỉnh là 10mV vào ngõ vào của một mạch khuếch đại cực nguồn chung dùng JFET kênh N Vdd 20V Rd 820Q C2 vs t C vDS t 10mV 10mV t 0 0 t vGS t - J Rg 100KQ -10mV -Vgg -1V Hình 36 C1 và C2 là 2 tụ liên lạc được chọn sao cho có dung kháng rất nhỏ ở tần số của tín hiệu và có thể .

Không thể tạo bản xem trước, hãy bấm tải xuống
TỪ KHÓA LIÊN QUAN
TÀI LIỆU MỚI ĐĂNG
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.