Tham khảo tài liệu 'giáo trình phân tích quy trình ứng dụng cấu tạo mạch tích hợp của vi mạch chuyển đổi đo lường p4', khoa học tự nhiên, vật lý phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả | IC1 IC2 _AR2 AR3 SI C0N2 DBỐ4 ơU zb zb zz zo zb z-i zo zz zl O o CT CT O O Ớ Và sơ đồ mạch in mặt dưới Sơ đồ mạch in mặt trên Sơ đồ bo trí linh kiện bò ỏỏỐòỐỏòỏỔõÓỜòổốòđõỡõỔỞÒỞÕỎỠOỎÓÓ J C0N2 DBỐ4 a p p p ọ p p p p Sĩ p Sì Sầ Sí s SI 9 SI SI SI Sĩ SI Trong đồ các transistor và điện trơ được tính toán như sau Q1 Q2 làm việc ơ chế đo bào hoa điện áp VCE co thệ chịu được là Vpp khi Transistor ngưng dàn . Để đong nhất trong tính toàn chon Q1 Q2 là C1815 co càc thong so sau VBE bào hoà Vbe sat 0 8V. Vce bào hoa Vce sat 0 2 V. Hệ so khuếch đai bào hoa p sat 30. Tính IC1 VL JZ V 0 2 I _ PP v CESAT _ PP v C1 Rci Rci Chon RC1 4 7 kQ. _ VPP _ 0 2 C1 4 7KQ Nệu Vpp 12 5V thì 12 5 _ 0 2 41 _ -44 - _ 2 6 mA Nệu Vpp 21V thì Ici _ 21_ _ 4 4 mA Tính RB1
