Data Sheet High-Performance, Enhanced Flash Microcontrollers phần 2

khi được sử dụng theo cách thức dự định và điều kiện bình thường. Có không trung thực và có thể là phương pháp bất hợp pháp được sử dụng để vi phạm các tính năng bảo vệ mã. Tất cả những phương pháp này, kiến thức của chúng tôi, yêu cầu sử dụng các sản phẩm vi mạch một cách bên ngoài các chi tiết kỹ thuật hoạt động có trong tờ dữ liệu của Microchip. | PIC18FXX2 TABLE 3-3 INITIALIZATION CONDITIONS FOR ALL REGISTERS CONTINUED Register Applicable Devices Power-on Reset Brown-out Reset MCLR Resets WDT Reset RESET Instruction Wake-up via WDT or Interrupt Stack Resets ADRESH 242 442 252 452 xxxx xxxx uuuu uuuu uuuu uuuu ADRESL 242 442 252 452 xxxx xxxx uuuu uuuu uuuu uuuu ADCON0 242 442 252 452 0000 00-0 0000 00-0 uuuu uu-u ADCON1 242 442 252 452 00-- 0000 00-- 0000 uu-- uuuu CCPR1H 242 442 252 452 xxxx xxxx uuuu uuuu uuuu uuuu CCPR1L 242 442 252 452 xxxx xxxx uuuu uuuu uuuu uuuu CCP1CON 242 442 252 452 --00 0000 --00 0000 --uu uuuu CCPR2H 242 442 252 452 xxxx xxxx uuuu uuuu uuuu uuuu CCPR2L 242 442 252 452 xxxx xxxx uuuu uuuu uuuu uuuu CCP2CON 242 442 252 452 --00 0000 --00 0000 --uu uuuu TMR3H 242 442 252 452 xxxx xxxx uuuu uuuu uuuu uuuu TMR3L 242 442 252 452 xxxx xxxx uuuu uuuu uuuu uuuu T3CON 242 442 252 452 0000 0000 uuuu uuuu uuuu uuuu SPBRG 242 442 252 452 0000 0000 0000 0000 uuuu uuuu RCREG 242 442 252 452 0000 0000 0000 0000 uuuu uuuu TXREG 242 442 252 452 0000 0000 0000 0000 uuuu uuuu TXSTA 242 442 252 452 0000 -0i0 0000 -0i0 uuuu -uuu RCSTA 242 442 252 452 0000 000x 0000 000x uuuu uuuu EEADR 242 442 252 452 0000 0000 0000 0000 uuuu uuuu EEDATA 242 442 252 452 0000 0000 0000 0000 uuuu uuuu EECON1 242 442 252 452 xx-0 x000 uu-0 u000 uu-0 u000 EECON2 242 442 252 452 Legend u unchanged x unknown - unimplemented bit read as 0 q value depends on condition. Shaded cells indicate conditions do not apply for the designated device. Note 1 One or more bits in the INTCONx or PIRx registers will be affected to cause wake-up . 2 When the wake-up is due to an interrupt and the GIEL or GIEH bit is set the PC is loaded with the interrupt vector 0008h or 00i8h . 3 When the wake-up is due to an interrupt and the GIEL or GIEH bit is set the TOSU TOSH and TOSL are updated with the current value of the PC. The STKPTR is modified to point to the next location in the hardware stack. 4 See Table 3-2 for RESET value for specific .