Tài liệu tham khảo Bài tập lập trình máy tính về Bài tập công nghệ IC | DANH SÁCH BÀI TẬP CHƯƠNG CHƯƠNG I CÔNG NGHỆ ASIC VÀ FPGA 1. Phát biểu của định luật Moore. 2. Mạch tích hợp là gì các lớp của một vi mạch được sắp xếp và chế tạo như thế nào 3. Các cấp độ tích hợp của mạch tích hợp và của chúng các loại đóng vỏ. 4. Phân biệt TTL và CmOS. 5. ASIC là gì phân loại ASIC theo mức độ chuyên dùng 6. Đặc điểm của Gate Arrays và Standard cells 7. Cấu trúc của PLA sự khác biệt giữa PAL và PLA 8. Cấu trúc chung của FPGA sự khác biệt giữa FPGA và CPLD 9. Có thể tự thiết kế một CPU trên FPGA được không Vì sao 10. Tại sao gọi lập trình FPGA là lập trình phần cứng. CHƯƠNG II HỌ XILINX SPARTAN-3E FPGA 1. Đặc điểm của các họ Spartan-3E FPGA 2. Kiến trúc chung của Xilinx Spartan-3E FPGA 3. Cấu trúc của một ô logic 4. Các tài nguyên trong mảnh SLICEM và SLICEL 5. Cấu trúc của LUT 6. Cấu hình các LUT như RAM phân tán như thế nào 7. Đặc điểm của bảng phát triển Spartan-3E FPGA 8. Đặc điểm của chip Xilinx XC3S1600E-4FGG484 FPGA 9. Bộ Kit phát triển Spartan-3E gồm những gì 10. Sơ đồ khối và các chức năng của bộ xử lý mềm MicroBlaze 32-bit CHƯƠNG III NGÔN NGỮ MÔ TẢ PHẦN CứNg VHDL 1. Xác định tính kích thước scalar 1D 2D hoặc 1Dx1D của các tín hiệu đã cho. Hãy viết ví dụ số cho từng tín hiệu. 2. Cho bộ dồn kênh ở hình dưới đây Hãy điền vào những chỗ trống của mã VHDL sau đây LiBrARY. entity mux IS port a b in. 3 downto 0 s in. o in. 3 downto 0 END . ARCHITECTURE behavior OF mux IS BEGIN o a WHEN s 0 ELSE b END behavior 3. Cho bộ cổng nửa Half adder ở hình sau đây Hãy điền vào những chỗ trống của mã VHDL sau đây LiBrARY. entity half_adder IS PORT a in. b in. s out. co out. END. ARCHITECTURE rtl BEGIN s a xor b co a and b END rtl 4. Cho bộ cộng đầy đủ full adder ở hình . Hãy điền vào những chỗ trống của mã VHDL sau đây cho phương án song song tất cả các câu lệnh được xử lý song song thứ tự các câu lệnh không theo qui tắc chỉ sử dụng một lệnh phép gán tín hiệu. Phương án tuần tự tất cả các câu lệnh được xử lý tuần tự .
