Báo cáo tài liệu vi phạm
Giới thiệu
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Sức khỏe - Y tế
Văn bản luật
Nông Lâm Ngư
Kỹ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
THỊ TRƯỜNG NGÀNH HÀNG
NÔNG NGHIỆP, THỰC PHẨM
Gạo
Rau hoa quả
Nông sản khác
Sữa và sản phẩm
Thịt và sản phẩm
Dầu thực vật
Thủy sản
Thức ăn chăn nuôi, vật tư nông nghiệp
CÔNG NGHIỆP
Dệt may
Dược phẩm, Thiết bị y tế
Máy móc, thiết bị, phụ tùng
Nhựa - Hóa chất
Phân bón
Sản phẩm gỗ, Hàng thủ công mỹ nghệ
Sắt, thép
Ô tô và linh kiện
Xăng dầu
DỊCH VỤ
Logistics
Tài chính-Ngân hàng
NGHIÊN CỨU THỊ TRƯỜNG
Hoa Kỳ
Nhật Bản
Trung Quốc
Hàn Quốc
Châu Âu
ASEAN
BẢN TIN
Bản tin Thị trường hàng ngày
Bản tin Thị trường và dự báo tháng
Bản tin Thị trường giá cả vật tư
Tìm
Danh mục
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Y tế sức khỏe
Văn bản luật
Nông lâm ngư
Kĩ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
NGÀNH HÀNG
NÔNG NGHIỆP, THỰC PHẨM
Gạo
Rau hoa quả
Nông sản khác
Sữa và sản phẩm
Thịt và sản phẩm
Dầu thực vật
Thủy sản
Thức ăn chăn nuôi, vật tư nông nghiệp
CÔNG NGHIỆP
Dệt may
Dược phẩm, Thiết bị y tế
Máy móc, thiết bị, phụ tùng
Nhựa - Hóa chất
Phân bón
Sản phẩm gỗ, Hàng thủ công mỹ nghệ
Sắt, thép
Ô tô và linh kiện
Xăng dầu
DỊCH VỤ
Logistics
Tài chính-Ngân hàng
NGHIÊN CỨU THỊ TRƯỜNG
Hoa Kỳ
Nhật Bản
Trung Quốc
Hàn Quốc
Châu Âu
ASEAN
BẢN TIN
Bản tin Thị trường hàng ngày
Bản tin Thị trường và dự báo tháng
Bản tin Thị trường giá cả vật tư
Thông tin
Tài liệu Xanh là gì
Điều khoản sử dụng
Chính sách bảo mật
0
Trang chủ
Kỹ Thuật - Công Nghệ
Điện - Điện tử
Lecture VLSI Digital signal processing systems: Chapter 6 - Keshab K. Parhi
Đang chuẩn bị liên kết để tải về tài liệu:
Lecture VLSI Digital signal processing systems: Chapter 6 - Keshab K. Parhi
Anh Minh
134
17
pdf
Không đóng trình duyệt đến khi xuất hiện nút TẢI XUỐNG
Tải xuống
Folding is a technique to reduce the silicon area by timemultiplexing many algorithm operations into single functional units (such as adders and multipliers). Chapter 6 will discuss the folding, inviting you refer. | Chapter 6: Folding Keshab K. Parhi • Folding is a technique to reduce the silicon area by timemultiplexing many algorithm operations into single functional units (such as adders and multipliers) • Fig(a) shows a DSP program : y(n) = a(n) + b(n) + c(n) . • Fig(b) shows a folded architecture where 2 additions are folded or time-multiplexed to a single pipelined adder One output sample is produced every 2 clock cycles ⇒ input should be valid for 2 clock cycles. • In general, the data on the input of a folded realization is assumed to be valid for N cycles before changing, where N is the number of algorithm operations executed on a single functional unit in hardware. 2 Folding Transformation : •Nl + u and Nl + v are respectively the time units at which l-th iteration of the nodes U and V are scheduled. • u and v are called folding orders (time partition at which the node is scheduled to be executed) and satisfy 0 ≤ u,v ≤ N-1. • N is the folding factor i.e., the number of operations folded to a single functional unit. • Hu and Hv are functional units that execute u and v respectively. • Hu is pipelined by Pu stages and its output is available at Nl + u + Pu. • Edge U→V has w(e) delays ⇒ the l-th iteration of U is used by (l + w(e)) th iteration of node V, which is executed at N(l + w(e)) + v. So, the result should be stored for : DF(U→V) = [N(l + w(e)) + v] – [Nl + Pu + u] ⇒ DF(U→V) = Nw(e) - Pu + v – u ( independent of l ) Chap. 6 3 • Folding Set : An ordered set of N operations executed by the same functional unit. The operations are ordered from 0 to N1. Some of the operations may be null. For example, Folding set S1={A1,0,A2} is for folding order N=3. A1 has a folding order of 0 and A2 of 2 and are respectively denoted by (S 1|0) and (S2|2). • Example: Folding a retimed biquad filter by N = 4. Addition time = 1u.t., Multiplication time = 2u.t., 1 stage pipelined adder and 2 stage pipelined multiplier(i.e., PA=1 and PM=2) The folding sets are S1 = {4, 2, .
TÀI LIỆU LIÊN QUAN
Lecture VLSI Digital signal processing systems: Chapter 3 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 3 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 1, 2 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 4 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 5 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 6 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 7 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 8 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 9 - Keshab K. Parhi
Lecture VLSI Digital signal processing systems: Chapter 10 - Keshab K. Parhi
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.