Báo cáo tài liệu vi phạm
Giới thiệu
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Sức khỏe - Y tế
Văn bản luật
Nông Lâm Ngư
Kỹ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
THỊ TRƯỜNG NGÀNH HÀNG
NÔNG NGHIỆP, THỰC PHẨM
Gạo
Rau hoa quả
Nông sản khác
Sữa và sản phẩm
Thịt và sản phẩm
Dầu thực vật
Thủy sản
Thức ăn chăn nuôi, vật tư nông nghiệp
CÔNG NGHIỆP
Dệt may
Dược phẩm, Thiết bị y tế
Máy móc, thiết bị, phụ tùng
Nhựa - Hóa chất
Phân bón
Sản phẩm gỗ, Hàng thủ công mỹ nghệ
Sắt, thép
Ô tô và linh kiện
Xăng dầu
DỊCH VỤ
Logistics
Tài chính-Ngân hàng
NGHIÊN CỨU THỊ TRƯỜNG
Hoa Kỳ
Nhật Bản
Trung Quốc
Hàn Quốc
Châu Âu
ASEAN
BẢN TIN
Bản tin Thị trường hàng ngày
Bản tin Thị trường và dự báo tháng
Bản tin Thị trường giá cả vật tư
Tìm
Danh mục
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Y tế sức khỏe
Văn bản luật
Nông lâm ngư
Kĩ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
NGÀNH HÀNG
NÔNG NGHIỆP, THỰC PHẨM
Gạo
Rau hoa quả
Nông sản khác
Sữa và sản phẩm
Thịt và sản phẩm
Dầu thực vật
Thủy sản
Thức ăn chăn nuôi, vật tư nông nghiệp
CÔNG NGHIỆP
Dệt may
Dược phẩm, Thiết bị y tế
Máy móc, thiết bị, phụ tùng
Nhựa - Hóa chất
Phân bón
Sản phẩm gỗ, Hàng thủ công mỹ nghệ
Sắt, thép
Ô tô và linh kiện
Xăng dầu
DỊCH VỤ
Logistics
Tài chính-Ngân hàng
NGHIÊN CỨU THỊ TRƯỜNG
Hoa Kỳ
Nhật Bản
Trung Quốc
Hàn Quốc
Châu Âu
ASEAN
BẢN TIN
Bản tin Thị trường hàng ngày
Bản tin Thị trường và dự báo tháng
Bản tin Thị trường giá cả vật tư
Thông tin
Tài liệu Xanh là gì
Điều khoản sử dụng
Chính sách bảo mật
0
Trang chủ
Công Nghệ Thông Tin
Kỹ thuật lập trình
Digital logic testing and simulation phần 8
Đang chuẩn bị liên kết để tải về tài liệu:
Digital logic testing and simulation phần 8
Nghĩa Dũng
72
1
pdf
Không đóng trình duyệt đến khi xuất hiện nút TẢI XUỐNG
Tải xuống
Vì vậy, trước khi áp dụng các thuật toán SCOAP một mạch, cần thiết phải có cho mỗi nguyên thủy xuất hiện trong một mạch điện, phương trình thể hiện số 0 và 1 năng kiểm soát đầu ra của nó về năng kiểm soát đầu vào của nó | RANDOM PATTERN EFFECTIVENESS 467 a b Figure 9.9 Enhancing random test. 9.4.3 Weighted Random Patterns Another approach to testing random pattern-resistant faults makes use of weighted random patterns WRP . Sensitizing and propagating faults often require that some primary inputs have a disproportionate number of 1s or 0s. One approach developed for sequential circuits determines the frequency with which inputs are required to change. This is done by simulating the circuit and measuring switching activity at the internal nodes as signal changes occur on the individual primary inputs. Inputs that generate the highest amount of internal activity are deemed most important and are assigned higher weights than others that induce less internal activity.13 Those with the highest weights are then required to switch more often. A test circuit was designed to allocate signal changes based on the weights assigned during simulation. This hardware scheme is illustrated in Figure 9.10. An LFSR generates n-bit patterns. These patterns drive a 1 of 2n selector or decoder. A subset jk of the outputs from the selector drive bit-changer k which in turn drives input k of the IC where m 1 jk - 2n and m is the number of inputs to the IC. The number jk is proportional to the weight assigned to input k. The bit-changers are designed so that only one of them changes in response to a change on the selector outputs hence only one primary input changes at the IC on any vector. When generating weights for the inputs special consideration is given to reset and clock inputs to the circuit. Input 1 Input 2 Input m Figure 9.10 Weighted pattern generator. 468 BUILT-IN SELF-TEST The WRP is also useful for combinational circuits where BIST is employed. Consider for example a circuit made up of a single 12-input AND gate. It has 4096 possible input combinations. Of these only one the all-1s combination will detect a stuck-at-0 at the output. To detect a stuck-at-1 on any input requires a 0 on that .
TÀI LIỆU LIÊN QUAN
Lecture Digital logic design - Lecture 6: More logic functions: NAND, NOR, XOR and XNOR
Lecture Digital logic design - Lecture 6: More logic functions: NAND, NOR, XOR and XNOR
Lecture Digital logic design - Lecture 31: PLAs and Arithmetic Logic Unit (ALU)
Lecture Digital logic design - Lecture 31: PLAs and Arithmetic Logic Unit (ALU)
Lecture Digital logic design - Lecture 1: Number systems
Lecture Digital logic design - Lecture 23: More Sequential Circuits Analysis
Lecture Digital logic design - Lecture 2: More number systems/complements
Lecture Digital logic design - Lecture 3: Complements, number codes and registers
Lecture Digital logic design - Lecture 4: Boolean algebra
Lecture Digital logic design - Lecture 5: More boolean algebra
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.