nội dung tài liệu "Homework #4" dưới đây để nắm bắt được những câu hỏi bài tập về mạch điện, điện tử số. Đây là tài liệu tham khảo hữu ích cho các bạn đang học chuyên ngành Điện - Điện tử. | Full name : Trần Văn Hùng Class : Bio-medical engineering Homework #4 1. Learn by heart the logic symbol and characteristic table of the basic sequential logic components: SR latch (set reset active high), SR latch (set, reset active low), gated SR latch, gated D latch, SR FF, JK FF, D FF, TFF. 2. (60 points) Using the Quatus II software and perform the following tasks: a. Draw the circuit on slide 2/48 using schematic editor tool. Run the simulation of the circuit. Print the screenshot of the simulation result. b. Describe the 4 bit-2 to 1 multiplexer using VHDL. Run the simulation. Print the screenshot of the simulation result. c. Describe the structure of the circuit on slide 2/84 using VHDL. Run the simulation. Print the screenshot of the simulation result. 3. (40 points) a. Thiết kế mạch tổ hợp với đầu vào X là các số nhị phân 4 bit không dấu và đầu ra là các số nhị phân 3 bit là giá trị làm tròn xuống của đầu vào X chia cho 2. Ví dụ nếu kết quả phép chia là thì sẽ làm tròn là 3. Biểu diễn mạch đã thiết kế dưới dạng tổng của tích đã rút gọn sử dụng phương pháp bìa Karnaugh, không phải vẽ mạch logic. b. Thiết kế mạch ở câu a sử dụng VHDL Solution 2. a. The schematic diagram for the circuit on slide 2/48 The simulation result b. Describe the 4 bit-2 to 1 multiplexer using VHDL Method 1: Entity MUX21_4bit is Port (A, B: in std_logic_vector(3 down to 0); S: in std_logic; F: out std_logic(3 down to 0)); End MUX21_4bit; Architecture behave of MUX21_bit is Begin F LED LED LED LED LED LED LED LED LED LED LED <= ”-------” End case; End process; End behave; The simulation result 1
