Tài liệu tham khảo chuyên đề kỹ thuật số về Mạch logic tổ hợp - phần 3 Thiết kế mạch tổ hợp | THIẾT KẾ MẠCH TỔ HỢP. Thiết kế mạch tổ hợp là xây dựng sơ đồ mạch logic thực hiện chức năng của hàm logic cho trước trên cơ sở những phân tử logic cơ bản. Các bước thiết kế mạch tổ hợp JTối thiểu hóa hàm logic đã cho JBiến đổi hàm logic đã tối thiểu hóa về dạng dễ dàng thực hiện băng các phân tử logic cơ bản cho trước J Vẽ sơ đồ nguyên lý mạch tổ hợp. VD thiết kế mạch logic tổ hợp dùng các phần tử NAND cho hàm sau f s 2 4 5 7 8 13 N 0 1 6 9 10 15 ab c ỉ 00 01 11 10 00 x x 1 01 1 1 1 11 1 x 10 1 x x f ab . b d a b f c d Chú ý - Nếu tối thiểu hóa bằng PP Quine Mc Cluskey tùy việc lựa chọn các tích cực tiểu mà ta có các dạng biểu diễn khác nhau của hàm tối thiểu hóa tuy nhiên các đỉnh 1 và các đỉnh 0 không thay đổi. - Nếu tối thiểu hóa bằng PP bảng Karnaugh tùy cách dán các đỉnh 1 và các đỉnh không xác định ta có các dạng biểu diễn khác nhau của hàm tối thiểu hóa tuy nhiên các đỉnh 1 và các đỉnh 0 không thay .
