Đang chuẩn bị liên kết để tải về tài liệu:
Digitale Hardware/ Software-Systeme- P20

Digitale Hardware/ Software-Systeme- P20:Getrieben durch neue Technologien und Anwendungen wird der Entwurf eingebetteter Systeme zunehmend komplexer. Dabei ist eine Umsetzung als Hardware/Software- System heutzutage der Stand der Technik. Die Minimierung von Fehlern im Entwurf dieser Systeme ist aufgrund deren Komplexit¨at eine der zentralen Herausforderungen unserer heutigen Zeit. Bereits heute wird mehr Aufwand in die Verifikation, also in die U¨ berpru¨fung der Korrektheit, eines eingebetteten Systems gesteckt als in den eigentlichen Entwurf | 564 Literatur 52. BJESSE P. und K. CLAESSEN SAT-Based Verification without State Space Traversal. In Proceedings of the International Conference on Formal Methods in Computer-Aided Design FMCAD Seiten 372-389 2000. 53. Boule M. und Z. ZILIC Efficient Automata-Based Assertion-Checker Synthesis of PSL Properties. In Proceedings of the High-Level Design Validation and Test Workshop HLDVT Seiten 69-76 2006. 54. Boule M. und Z. ZILIC Efficient Automata-Based Assertion-Checker Synthesis of SEREs for Hardware Emulation. In Proceedings of the Asia and South Pacific Design Automation Conference ASPDAC Seiten 324-329 2007. 55. Boule M. und Z. ZILIC Automata-Based Assertion-Checker Synthesis of PSL Properties. ACM Transactions on Design Automation of Electronic Systems TODAES 13 1 1-21 2008. 56. Bozzano M. R. Bruttomesso A. Cimatti T. Junttila P. van Rossum S. SCHULZ und R. Sebastiani An Incremental and Layered Procedure for the Satisfiability of Linear Arithmetic Logic. In Tools and Algorithms for the Construction and Analysis of Systems Seiten 317-333. Springer Berlin Heidelberg 2005. 57. Brace K. S. R. L. Rudell und R. E. BRYANT Efficient Implementation ofaBDD Package. In Proceedings of the Design Automation Conference DAC Seiten 40-45 1990. 58. Brand D. Verification of Large Synthesized Designs. In Proceedings of the International Conference on Computer-Aided Design ICCAD Seiten 534-537 1993. 59. BRINKMANN R. und R. Drechsler RTL-Datapath Verification using Integer Linear Programming. In Proceedings of the Asia and South Pacific Design Automation Conference ASPDAC Seiten 741-746 2002. 60. Bryant R. D. Kroening J. Ouaknine S. A. Seshia O. Strichman und B. Brady Deciding Bit-Vector Arithmetic with Abstraction. In Proceedings of the International Conference on Tools and Algorithms for the Construction and Analysis of Systems TACAS Seiten 358-372 2007. 61. BRYANT R. E. Symbolic Verification of MOS Circuits. In Chapel Hill Conference on VLSI Seiten 419-438 1985. 62. BRYANT R.