Đang chuẩn bị liên kết để tải về tài liệu:
Giáo trình xử lý ảnh y tế Tập 4 P10

Để có thể giải mã được tín hiệu truyền hình nhận được bởi một chiếc tivi thì phải có nhiều tin tức được cho thêm vào tín hiệu. Các tin tức này sẽ là thời điểm bắt đầu của một dòng quét và thời điểm bắt đầu của một ảnh mới. Chức năng của các tín hiệu này là để đồng bộ giữa nơi phát tin và nơi nhận tin. Đồng bộ cho dòng quét ngang là các tín hiệu đồng bộ dòng, đồng bộ cho ảnh là các tín hiệu đồng bộ mành | bit địa chỉ từ 5 cho F0k và 6 cho F1k và F2 . Cho các hệ số cố định có thể dùng 0k 1 k 2k 7 7 bộ nhớ chỉ đọc ROM hoặc bộ nhớ lập trình có khả năng xoá được EPROM . Sơ đồ thực hiện của các khối cho trong hình 16.2. Mạch điện hoạt động như sau 1. Đầu vào cho các EPROM là các bit của giá trị đầu vào hiện tại và 8 giá trị đầu vào trước và tám giá trị giá trị đầu ra rút ra từ mạch điện hình 16.1. 2. Các bit này dùng như địa chỉ đầu vào của ba EPROM của mạch điện hình 16.2. 3. Các giá trị đầu ra từ mỗi EPROM là một giá trị L-bit biểu diễn cho F0k F k hoặc F k. 4. Nếu L là số các bit biểu diễn dữ liệu vào ra thì tại điểm bắt đầu của mỗi chu kỳ xung nhịp L các phần tử tích luỹ từ ACC1 đến ACC3 được xoá. 5. F0k F1k và F2k là giá trị cho k L. 0k 1k 2k Chú ý là y J n m 2-1 F 01 . 2-1. F 0 K-1 - 2-1 F 0 K . - F 00 16.14 I 2 2 xx 2 xx- và tương tự cho yII n m và yIII n m . 6. F0k F1k và F2k được cộng cộng phần bù hai với ACC1 ACC2 và ACC3. 7. ACC1 ACC2 và ACC3 được dịch phải 1 bit một dịch phần bù hai . 8. Các bước 5 và 6 được lặp lại với k L -1 L - 2 . 1. 9. Tiếp theo F00 F10 và F20 được đọc từ các EPROM và được trừ với ACC1 ACC2 và ACC3. 10. Các giá trị chứa trong ACC1 ACC2 và ACC3 bây giờ được cộng bit với bit qua một thanh ghi dịch vào song song ra nối tiếp PISO để thành y n m . Dạng cấu trúc trong sơ đồ hình 16.1 và 16.2 biểu diễn một dạng đơn giản của chức năng bộ lọc IIR 2 X 2 2-D. Cấu trúc yêu cầu L 1 chu kỳ xung nhịp để tạo ra một tín hiệu đầu ra. Chu kỳ xung nhịp được điều khiển bởi thời gian xử lý cho EPROM thời gian trễ cho các phần tử cộng và trừ thời gian trễ cho các thanh ghi dịch . Các yếu tố này có thể giới hạn tốc độ ra thấp hơn tốc độ video. Vì vậy các bộ bộ chức năng tốc độ cao có khả năng xử lý đồng thời cho tất cả các bit đầu vào và đầu ra được đề cập đến ở phần dưới đây. 16.2.3 Xử lý đồng thời Các thao tác đồng thời có khả năng xử lý song song cho L 1 đầu vào và đầu ra tại một thời điểm. Điều này có thể thực hiện dễ dàng bằng cách thay 12 416 thanh ghi .