Đang chuẩn bị liên kết để tải về tài liệu:
Bài giảng kỹ thuật số ứng dụng - Chương 3

Tài liệu tham khảo Bài giảng kỹ thuật số ứng dụng - khoa điện tử viễn thông ( ĐH Bách khoa Đà Nẵng dành cho sinh viên chuyên ngành - Chương 3 tích hợp. | Chương 3. Hệ to hợp Trang 53 Chương 3 HỆ TỔ HỢP 3.1.KHÁI NIỆM CHUNG Các cổng logic AND OR NOR NAND là các phần tử logic cơ bản còn được gọi là hệ tổ hợp đơn giản. Như vậy hệ tổ hợp là hệ có các ngõ ra là các hàm logic theo ngõ vào điều này nghĩa là khi một trong các ngõ vào thay đổi trạng thái lập tức làm cho ngõ ra thay đổi trạng thái ngay nếu bỏ qua thời gian trễ của các phần tử logic mà không chịu ảnh hưởng của trạng thái ngõ ra trước đó. Xét một hệ tổ hợp có n ngõ vào và có m ngõ ra hình 3.1 ta có y1 f X1 X2 . Xn y2 f X1 X2 . Xn ym f X1 X2 . Xn x1 y1 x2 Hệ tổ hợp y2 xn ym Hình 3.1 Như vậy sự thay đổi của ngõ ra yj j 1 m theo các biến vào xi i 1 n là tuỳ thuộc vào bảng trạng thái mô tả hoạt động của hệ tổ hợp. Đặc điểm cơ bản của hệ tổ hợp là tín hiệu ra tại mỗi thời điểm chỉ phụ thuộc vào giá trị các tín hiệu vào ở thời điểm đó mà không phụ thuộc vào giá trị các tín hiệu ngõ ra ở thời điểm trước đó. Trình tự đề thiết kế hê tổ hợp theo các bước sau 1. Từ yêu cầu thực tế ta lập bảng trạng thái mô tả hoạt động của mạch hệ tổ hợp . 2. Dùng các phương pháp tối thiểu để tối thiểu hoá các hàm logic. 3. Thành lập sơ đồ logic Dựa vào phương trình logic đã tối giản . 4. Thành lập sơ đồ hệ tổ hợp. Các mạch tổ hợp thông dụng - Mạch mã hoá - giải mã - Mạch chọn kênh - phân đường - Mạch số học .v.v. 3.2. MẠCH MÃ HOÁ MẠCH GIẢI MÃ 3.2.1. Khái niệm Mạch mã hoá ENCODER là mạch có nhiệm vụ biến đổi những ký hiệu quen thuộc với con người sang những ký hiệu không quen thuộc con người. Ngược lại mạch giải mã DECODER là mạch làm nhiệm vụ biến đổi những ký hiệu không quen thuộc với con người sang những ký hiệu quen thuộc với con người. Khoa ĐTVT - ĐHBKĐN - Tháng 08.2006 Trang 54 3.2.2. Mạch mã hoá Encoder 1. Mạch mã hoá nhị phân Xét mạch mã hóa nhị phân từ 8 sang 3 8 ngõ vào và 3 ngõ ra . Sơ đồ khối của mạch được cho trên hình 3.2. X0 C B A Hình 3.2 Sơ đồ khối mạch mã hóa nhị phân từ 8 sang 3 Trong đó - x0 x1 . x7 là 8 đường tín hiệu vào - A B C là 3 ngõ ra. Mạch mã hóa nhị phân thực