Đang chuẩn bị liên kết để tải về tài liệu:
Digital logic testing and simulation phần 3

Trong khi một bảng được gọi là GATE_TABLE, có một mục nhập cho mỗi cổng trong mạch điện. Có một sự tương ứng một-một giữa đầu vào tiểu học và địa điểm trong PI_TABLE, và giữa lưới mạch và vị trí trong GATE_TABLE. Bước đầu tiên trong này | REFERENCES 117 15. Palnitkar Samir Verilog HDL Prentice-Hall Upper Saddle River NJ 1996. 16. IEEE 1364 Standard Verilog Hardware Description Language Reference Manual LRM IEEE Standards Assoc. Piscataway NJ. 17. Fantauzzi G. An Algebraic Model for the Analysis of Logical Circuits IEEE Trans. Comput. Vol. C-23 No. 6 June 1974 pp. 576-581. 18. Phillips N. D. and J. G. Tellier Efficient Event Manipulation The Key to Large Scale Simulation Proc. 1978 IEEE Int. Test Conf. pp. 266-273. 19. Ulrich E. G. Exclusive Simulation of Activity in Digital Networks Commun. ACM Vol. 12 No. 2 February 1969 pp. 102-110. 20. Ulrich E. G. Non-integral Event Timing for Digital Logic Simulation Proc. 14th D.A. Conf. 1976 pp. 61-67. 21. Bowden K. R. Design Goals and Implementation Techniques for Time-Based Digital Simulation and Hazard Detection Proc. 1982 Int. Test Conf. pp. 147-152. 22. Hayes J. P. A Logic Design Theory for VLSI Proc. Caltech Conf. VLSI January 1981 pp. 455-476. 23. Holt D. and D. Hutchings A MOS LSI Oriented Logic Simulator Proc. 18th D.A. Conf. 1981 pp. 280-287. 24. Bryant R. E. A Survey of Switch-Level Algorithms IEEE Des. Test August 1987 pp. 26-40. 25. Bryant R. E. A Switch-Level Model of MOS Logic Circuits VLSI 81 August 1981 pp. 329-340. 26. Bryant R. E. A Switch-Level Model and Simulator for MOS Digital Systems IEEE Trans. Comput. Vol. C-33 No. 2 February 1984 pp. 160-177. 27. Bose S. V. D. Agrawal and T. G. Szymanski Algorithms for Switch Level Delay Fault Simulation Proc. IEEE Int. Test Conf. 1997 pp. 982-991. 28. Akers S. B. Binary Decision Diagrams IEEE Trans. Comput. Vol. C-27 No. 6 June 1978 pp. 509-516. 29. Lee C. Y. Representation of Switching Circuits by Binary Decision Programs Bell Syst. Tech. J. Vol. 38 July 1959 pp. 985-999. 30. Aho A. V. J. E. Hopcroft and J. D. Ullman The Design and Analysis of Computer Algorithms Addison-Wesley Reading MA 1974 pp. 51-55. 31. Bryant E. Randal Graph-Based Algorithms for Boolean Function Manipulation IEEE Trans. .