Đang chuẩn bị liên kết để tải về tài liệu:
Kỷ thuật vi xử lý - Chương 4: Tổ chức vào ra dữ liệu

NMI (Non-maskable interrupt) NMI=1 = thực hiện INT 2 RESET 1: khởi động lại hệ thống và thực hiện lệnh tại ô nhớ FFFF0H MN/MX 1: chế độ min 0: chế độ max BHE/S7: 0: cho phép truy cập byte cao dữ liệu Trạng thái S7 luôn bằng 1 RD 0: CPU đọc dữ liệu từ bộ nhớ hoặc thiết bị ngoại vi Các chân ở chế độ min M/IO 1: truy cập bộ nhớ 0: truy cập thiết bị ngoại vi I/O WR 0: dữ liệu hợp lệ tại bus dữ liệu để đưa ra bộ nhớ hoặc thiết bị ngoại vi. | Nội dung môn học Giới thiệu chung về hệ vi xử lý Bộ vi xử lý Intel 8088/8086 Lập trình hợp ngữ cho 8086 Tổ chức vào ra dữ liệu Ngắt và xử lý ngắt Truy cập bộ nhớ trực tiếp DMA Các bộ vi xử lý trên thực tế /Chapter4 Chương 4: Tổ chức vào ra dữ liệu Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288 Ghép nối 8088 với bộ nhớ Ghép nối 8086 với bộ nhớ Ghép nối với thiết bị ngoại vi /Chapter4 Chương 4: Tổ chức vào ra dữ liệu Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288 Các tín hiệu của 8086 Phân kênh và việc đệm cho các bus Mạch tạo xung nhịp 8284 và mạch điều khiển bus 8288 Biểu đồ thời gian của các lệnh ghi/đọc Ghép nối 8088 với bộ nhớ Ghép nối 8086 với bộ nhớ Ghép nối với thiết bị ngoại vi /Chapter4 Chương 4: Tổ chức vào ra dữ liệu Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288 Các tín hiệu của 8086 Phân kênh và việc đệm cho các bus Mạch tạo xung nhịp 8284 và mạch điều khiển bus 8288 Biểu đồ thời gian của các lệnh ghi/đọc Ghép nối 8088 với bộ nhớ Ghép nối 8086 với bộ nhớ Ghép nối với thiết bị ngoại vi /Chapter4 Các chân tín hiệu của 8086 8086 AD0-AD15 A16/S3 A17/S4 A19/S6 A18/S5 BHE/S7 READY HOLD(RQ/GT0) INTA(QS1) ALE(QS0) HLDA(RQ/GT1) HLDA(RQ/GT1) M/IO (S2) DT/R(S1) WR (LOCK) RD DEN (S0) SS0 NMI INTR MN/MX RESET TEST CLK Vcc GND GND 16 đường địa chỉ thấp/dữ liệu 4 đường bus C/ địa chỉ cao Tín hiệu điều khiển bus Tín hiệu điều khiển hệ thống Tín hiệu điều khiển CPU đồng hồ và nguồn /Chapter4 Các chân tín hiệu của 8086 AD0-AD15: ALE =1: 16 chân địa chỉ cho bộ nhớ hoặc I/O ALE=0: 16 đường dữ liệu A19/S6-A16/S3 4 bit địa chỉ cao 4 bit trạng thái: S6 luôn bằng 1 S5: trạng thái của IF S4, S3: bit trạng thái về thanh ghi đoạn đang truy cập INTR: interrupt request IF=1 và INTR=1=> cho phép ngắt TEST nếu =0, CPU ở trạng thái đợi và thực hiện lệnh NOP =1, lệnh WAIT đợi đến khi TEST=0 S4 S3 0 0 ES 0 1 SS 1 0 CS or No 1 1 DS /Chapter4 Các chân tín hiệu của 8086 NMI (Non-maskable interrupt) NMI=1 => thực hiện INT 2 RESET 1: khởi động lại hệ | Nội dung môn học Giới thiệu chung về hệ vi xử lý Bộ vi xử lý Intel 8088/8086 Lập trình hợp ngữ cho 8086 Tổ chức vào ra dữ liệu Ngắt và xử lý ngắt Truy cập bộ nhớ trực tiếp DMA Các bộ vi xử lý trên thực tế /Chapter4 Chương 4: Tổ chức vào ra dữ liệu Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288 Ghép nối 8088 với bộ nhớ Ghép nối 8086 với bộ nhớ Ghép nối với thiết bị ngoại vi /Chapter4 Chương 4: Tổ chức vào ra dữ liệu Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288 Các tín hiệu của 8086 Phân kênh và việc đệm cho các bus Mạch tạo xung nhịp 8284 và mạch điều khiển bus 8288 Biểu đồ thời gian của các lệnh ghi/đọc Ghép nối 8088 với bộ nhớ Ghép nối 8086 với bộ nhớ Ghép nối với thiết bị ngoại vi /Chapter4 Chương 4: Tổ chức vào ra dữ liệu Các tín hiệu của 8086 và các mạch phụ trợ 8284, 8288 Các tín hiệu của 8086 Phân kênh và việc đệm cho các bus Mạch tạo xung nhịp 8284 và mạch điều khiển bus 8288 Biểu đồ thời gian của các lệnh ghi/đọc Ghép nối 8088 với bộ nhớ Ghép nối 8086