Báo cáo tài liệu vi phạm
Giới thiệu
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Sức khỏe - Y tế
Văn bản luật
Nông Lâm Ngư
Kỹ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
THỊ TRƯỜNG NGÀNH HÀNG
NÔNG NGHIỆP, THỰC PHẨM
Gạo
Rau hoa quả
Nông sản khác
Sữa và sản phẩm
Thịt và sản phẩm
Dầu thực vật
Thủy sản
Thức ăn chăn nuôi, vật tư nông nghiệp
CÔNG NGHIỆP
Dệt may
Dược phẩm, Thiết bị y tế
Máy móc, thiết bị, phụ tùng
Nhựa - Hóa chất
Phân bón
Sản phẩm gỗ, Hàng thủ công mỹ nghệ
Sắt, thép
Ô tô và linh kiện
Xăng dầu
DỊCH VỤ
Logistics
Tài chính-Ngân hàng
NGHIÊN CỨU THỊ TRƯỜNG
Hoa Kỳ
Nhật Bản
Trung Quốc
Hàn Quốc
Châu Âu
ASEAN
BẢN TIN
Bản tin Thị trường hàng ngày
Bản tin Thị trường và dự báo tháng
Bản tin Thị trường giá cả vật tư
Tìm
Danh mục
Kinh doanh - Marketing
Kinh tế quản lý
Biểu mẫu - Văn bản
Tài chính - Ngân hàng
Công nghệ thông tin
Tiếng anh ngoại ngữ
Kĩ thuật công nghệ
Khoa học tự nhiên
Khoa học xã hội
Văn hóa nghệ thuật
Y tế sức khỏe
Văn bản luật
Nông lâm ngư
Kĩ năng mềm
Luận văn - Báo cáo
Giải trí - Thư giãn
Tài liệu phổ thông
Văn mẫu
NGÀNH HÀNG
NÔNG NGHIỆP, THỰC PHẨM
Gạo
Rau hoa quả
Nông sản khác
Sữa và sản phẩm
Thịt và sản phẩm
Dầu thực vật
Thủy sản
Thức ăn chăn nuôi, vật tư nông nghiệp
CÔNG NGHIỆP
Dệt may
Dược phẩm, Thiết bị y tế
Máy móc, thiết bị, phụ tùng
Nhựa - Hóa chất
Phân bón
Sản phẩm gỗ, Hàng thủ công mỹ nghệ
Sắt, thép
Ô tô và linh kiện
Xăng dầu
DỊCH VỤ
Logistics
Tài chính-Ngân hàng
NGHIÊN CỨU THỊ TRƯỜNG
Hoa Kỳ
Nhật Bản
Trung Quốc
Hàn Quốc
Châu Âu
ASEAN
BẢN TIN
Bản tin Thị trường hàng ngày
Bản tin Thị trường và dự báo tháng
Bản tin Thị trường giá cả vật tư
Thông tin
Tài liệu Xanh là gì
Điều khoản sử dụng
Chính sách bảo mật
0
Trang chủ
Công Nghệ Thông Tin
Phần cứng
Designing with FPGAs and CPLDs- P6
Đang chuẩn bị liên kết để tải về tài liệu:
Designing with FPGAs and CPLDs- P6
Mai Ly
57
30
pdf
Không đóng trình duyệt đến khi xuất hiện nút TẢI XUỐNG
Tải xuống
Designing with FPGAs and CPLDs- P6: Designations used by companies to distinguish their products are often claimed as trademarks. In all instances where CMP Books is aware of a trademark claim, the product name appears in initial capital letters, in all capital letters, or in accordance with the vendor’s capitalization preference. Readers should contact the appropriate companies for more complete information on trademarks and trademark registrations. All trademarks and registered trademarks in this book are the property of their respective holders | 134 Chapter 6 Verification Toggle Coverage An older equivalence to code coverage for schematic entry was toggle coverage which specified the percentage of nodes in the design that changed from a 1 to a 0 and from a 0 to a 1 at some time during the simulation. Toggle coverage is not used very much any more now that CPLDs and FPGAs are designed using HDLs rather than schematics. 6.2.2 Multilevel Simulation Because you have designed your chip using top-down methodology you can take advantage of the multilevel simulation that can be achieved using HDLs. Your design will be created first using behavioral models that confirm the general algorithms and architecture of the chip. Then behavioral functional blocks can be replaced with RTL descriptions. Finally your design will be synthesized into a gate-level description. The behavioral models will simulate very quickly i.e. use up little computer processing time because by definition behavioral models model only high level functions. Behavioral models shouldn t include clocks and clock edges. As you refine different behavioral blocks into RTL descriptions you can replace those behavioral blocks with their RTL equivalents and resimulate the design. This resimulation with some behavioral blocks and some RTL blocks will take less computer resources and finish much faster than a full RTL simulation. I strongly suggest that the person designing the behavioral block work independently from the person designing the same block in RTL. If the behavioral and RTL code are developed independently when you substitute the RTL block for the behavioral block you will not only test the functionality you will test that the specification from which both blocks were designed is clear and precise. The designer of the behavioral block will make certain assumptions in the design. The RTL designer is unlikely to make those same assumptions unless they are supported by the specification. When the simulation is run on both cases the results won t .
TÀI LIỆU LIÊN QUAN
Mastercam Version 9 Solids Tutorial
HANDBOOK OF DIE DESIGN
Ebook Systems analysis and design (8th edition): Part 2
Designing Vietnam’s socio-economic development strategy for the 2011-2020 period: Should changes be made in the designing process
Convert! Designing Web Sites to Increase Traffic and Conversion
Tapworthy: Designing Great iPhone Apps
Random Oracles are Practical: A Paradigm for Designing Efficient Protocols
Systems Analysis and Design: Chapter 11 - Designing Effective Output
Lecture Designing business plan: Unit 1 - Ngô Quý Nhâm
Lecture Designing business plan: Unit 2 - Ngô Quý Nhâm
Đã phát hiện trình chặn quảng cáo AdBlock
Trang web này phụ thuộc vào doanh thu từ số lần hiển thị quảng cáo để tồn tại. Vui lòng tắt trình chặn quảng cáo của bạn hoặc tạm dừng tính năng chặn quảng cáo cho trang web này.