Đang chuẩn bị liên kết để tải về tài liệu:
Thực tập vô tuyến đại cương - Bài 12

các sơ đồ chuyển mạch t-ơng tự Mục đích: Nghiên cứu về cấu tạo, hoạt động của bộ chuyển mạch t-ơng tự. Phân tích và khảo sát các sơ đồ có sử dụng các bộ chuyển mạch t-ơng tự. | BÀI 12 CÁC sơ Đồ CHUyỂN MẠCH TƯƠNG Tự Mục đích Nghiên cứu về cấu tạo hoạt động của bộ chuyển mạch tuơng tự. Phân tích và khảo sát các sơ đổ có sử dụng các bộ chuyển mạch tuơng tự. PHẦN LÝ THUYẾT 1. HỌ CMOS VÀ ỨNG DỤNG Họ vi mạch này sử dụng phối hợp 2 loại transistor truờng MOSFET kênh n và MOSFET kênh p. Mạch Đảo Phủ định NOT họ CMOS Hàm logic y x Sơ đổ mạch nhu trên hình 12.1 Mạch hoạt động nhu sau Khi lối vào X ở mức điện áp cao H ở đây mức H bằng điện áp nguổn VDD 3V 15V transistor truờng kênh p T1 cấm transistor truờng kênh n T2 thông lối ra Y ở mức L. Khi X L mức L 0V T2 cấm T1 thông mạch Y H. Nhu vậy điện áp ra luôn là đảo của điện áp vào hoạt động của mạch diễn ra đúng nhu phuơng trình lôgic của mạch NOT đã nêu ở trên. Hỉnh 12.1 Mạch Không Hoặc NOR Sơ đổ cho trên hình 12.2 Bảng chân lý là bảng 12.1 224 X1 X2 Y X1 X L L H H L L L H L H H L Báng 12.1 bảng chân lý của mạch NOR Hình 12.2 Giải thích hoạt đông của mạch a Khi 2 lối vào X1 X2 L Tb T2 thông và T3 T4 cấm dẫn đến y H b Khi X1 H X2 L Từ sơ đổ mạch ta thấy khi X1 H T2 cấm T4 thông nên y nối đất làm cho Y L. X2 L T cấm T1 thông nhưng T2 cấm nên lối ra y vẫn được nối xuống đất qua T1 làm cho y L. c Khi X1 L x2 H T4 T1 cấm còn T2 T3 thông y L . d Khi X1 x2 H cả T1 T2 cấm và T3 T4 thông y L. Mạch hoạt đông đúng như bảng chân lý 12.1 Mạch Không Và NAND X1 X2 Y X1.X- L L H H L H L H H H H L Bảng 12.2 Mạch NOR họ CMOS 225 Giải thích hoat đông cùa mach a Khi 2 lối vào X1 x2 L T1 T2 thông và T3 T4 cấm dẫn đến y H b Khi X1 H x2 L T2 cấm T3 thông T1 thông T4 cấm. Lối ra y được nối với nguồn VDD y H. c Khi X1 L x2 H T1 cấm T2 thông T3 cấm T4 thông y H. d Khi X1 x2 H cả T1 T2 cấm T3 T4 thông y L. Ưu điểm của họ CMOS Có điện trở lối vào rất lớn. - Vi mạch chỉ tiêu thụ dòng điện khi chuyển mạch lúc chuyển mạch mới có dòng qua . Vì vậy công suất tiêu thụ cực kỳ nhỏ cỡ nw . - CMOS có hệ số mắc tải ở lối ra FAN OUT rất lớn. Số cổng lôgic cùng loại có thể mắc vào lối ra cùa nó là 50 gấp 10 20 lần họ TTL . Nhược điểm Tốc .