Bài giảng "Thiết kế số sử dụng VHDL" trình bày các nội dung kiến thức về: Khai báo cơ bản trong VHDL; Ví dụ thiết kế mạch tổ hợp; Mô phỏng sử dụng Test Bench; Tái sử dụng thiết kế với Package. Mời các bạn cùng tham khảo chi tiết bài giảng tại đây. | Thiết Kế Số Sử Dụng VHDL TS. Võ Lê Cường Viện Điện tử Viễn thông Đại học Bách Khoa Hà Nội Nội Dung 1. Giới thiệu 2. Khai báo cơ bản trong VHDL 3. Ví dụ thiết kế mạch tổ hợp 4. Mô phỏng sử dụng Test Bench 5. Tái sử dụng thiết kế với Package 1. Giới thiệu VHDL VHSIC Hardware Description Language VHSIC Very High Speed Integrated Circuit VHDL Là ngôn ngữ lập trình dùng để mô tả hệ thống điện tử số. Chức năng của VHDL Thiết kế ở mức behavioral and RTL Mô phỏng Tổng hợp mạch từ chương trình VHDL Ngôn Ngữ Lập Trình Mô hình dựa trên quá trình tuần tự - Các hoạt động được thực hiện tuần tự - Giúp con người phát triển thuật toán từng bước một - Giống với hoạt động của mô hình máy tính cơ bản RTL Hardware Design Chapter 2 5 by Cuong Vo Le VHDL Đặc điểm của phần cứng số - Kết nối các phần khác nhau của mạch - Hoạt động đồng thời - Khái niệm về trễ và thời gian Các đặc điểm này ngôn ngữ phần mềm không thể mô tả Yêu cầu các ngôn ngữ mới để mô tả thiết kế mạch số ví dụ VHDL 6 Lý do sử dụng HDL Thiết kế mạch kích thước lớn - HDL có nhiều mức thiết kế hơn phương pháp giản đồ mạch schematic . Mô tả mức truyền dẫn thanh ghi RTL Đường dữ liệu rộng 16 32 hoặc 64 bits có thể được mô tả bằng một vector Thiết kế mạch có kích thước lớn ở mức cổng và mức Công cụ tổng hợp hỗ trợ phần lớn các công việc transistor thayảso Tăng kh với phương pháp năng linh ho schematic. ạt cho thi ết kế VHDL cho phép chuyển đổi công nghệ dễ dàng ví dụ chuyển đổi gt 45nm Lý do sử dụng HDL Tăng khả năng linh hoạt cho thiết kế tiếp tục - VHDL viết dưới dạng mã ASCII gt Linh hoạt trong quá trình lưu trữ và di chuyển file. Thay vì sử dụng file dạng nhị phân trong phương pháp schematic Hỗ trợ từ phần mềm tổng hợp Tối ưu công suất diện tích và tốc độ Cân bằng giữa các tham số tốc độ công suất và diện tích Lý do sử dụng HDL Hỗ trợ thiết kế với ít lỗi hơn Sử dụng VHDL để mô tả file test bench ü Phương pháp mềm dẻo cho phép tự kiểm tra thiết kế ü Sử dụng một môi trường đồng nhất - Phần mềm tổng hợp có độ chính .
