Bài giảng Thiết kế mạch số dùng HDL - Chương 7: Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu có nội dung trình bày về phân loại hệ thống số; mô hình điều khiển cho dòng dữ liệu; tổng hợp mạch Binary_Counter_Part_RTL; máy tuần tự phân hoạch; các ví dụ thiết kế; . Mời các bạn cùng tham khảo! | dce 2009 Thiết kế mạch số dùng HDL Chương 7 Thiết kế và tổng hợp bộ điều khiển dòng dữ liệu Computer Engineering 2009 Nội dung chính Máy tuần tự phân hoạch Các ví dụ thiết kế Advanced Digital Design with the Verilog HDL 2 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 Phân loại hệ thống số Control-dominated Là hệ thống đáp ứng đáp lại tác động bên ngoài Data-dominated Yêu cầu tính toán và truyền nhận dữ liệu với hiệu suất cao Hệ thống thông tin liên lạc xử lý tín hiệu Máy tuần được phân loại và phân hoạch thành bộ dòng dữ liệu và bộ điều khiển Advanced Digital Design with the Verilog HDL 3 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 Bộ dòng dữ liệu datapaths unit Bộ số học luận lý arithmetic logic unit - ALU Bộ cộng Bộ nhân Bộ xử lý tín hiệu số Quản lý tài nguyên registers Advanced Digital Design with the Verilog HDL 4 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 Mô hình điều khiển cho dòng dữ liệu Advanced Digital Design with the Verilog HDL 5 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 Các bước thiết kế Application-driven Lựa chọn cấu trúc hỗ trợ cho tập lệnh trong ứng dụng Định nghĩa các trạng thái điều khiển hỗ trợ tập lệnh Xây dựng FSM sinh ra tín hiệu điều khiển Advanced Digital Design with the Verilog HDL 6 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 Ví dụ thiết kế bộ đếm nhị phân Máy trạng thái không tường minh count Computer Engineering 2009 Binary_Counter_Arch Advanced Digital Design with the Verilog HDL 8 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 Binary_Counter_STG Advanced Digital Design with the Verilog HDL 9 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 ASM ASM ASMD cho bộ dòng dữ liệu được điều khiển bởi máy trạng thái Advanced Digital Design with the Verilog HDL 10 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 Binary_Counter_Part_RTL Advanced Digital Design with the Verilog HDL 11 chapter 7 2009 Pham Quoc Cuong Computer Engineering 2009 Tổng hợp mạch .
