Nội dung tập Bài giảng Thiết kế bằng FPGA được chia làm hai phần lý thuyết phần thực hành bổ trợ cho nhau giúp sinh viên tiếp thu được kiến thức đồng thời hình thành thái độ, kỹ năng khi học. Mời các bạn cùng tham khảo nội dung đầy đủ dưới đây. | MỤC LỤC MỤC LỤC. 1 LỜI MỞ ĐẦU. 3 PHẦN LÝ THUYẾT . 4 CHƯƠNG 1 . 4 GIỚI THIỆU VỀ NGÔN NGỮ VHDL PHẦN MỀM ISE . 4 Giới thiệu tổng quát ngôn ngữ VHDL . 4 Giới thiệu giao diện user của ISE . 4 Giới thiệu các menu chức năng và nguyên lí hoạt động . 5 Hướng dẫn cài đặt ISE . 6 Tiến hành tìm hiểu sử dụng phần mềm . 9 CHƯƠNG 2 . 10 CẤU TRÚC CHƯƠNG TRÌNH VÀ TẬP LỆNH VERILOG HDL . 10 Cấu trúc chương trình . 10 Tập lệnh . 10 PHẦN THỰC HÀNH . 19 CHƯƠNG 1 . 19 VIẾT CHƯƠNG TRÌNH THEO DẠNG VHDL TỔNG HỢP VÀ MÔ PHỎNG CÁC CỔNG LOGIC CƠ BẢN . 19 Chạy chương trình soạn thảo bao gồm tạo file mở file add linh kiện vào màn hình soạn thảo và tạo ra những linh kiện mới . 19 Chạy chương trình tổng hợp đọc các thông số khai báo . 20 Mô phỏng trên phần mềm các cổng logic cơ bản . 32 Mô phỏng trên phần mềm các hàm đã rút gọn . 33 Mô phỏng trên phần mềm các hàm chưa rút gọn . 37 CHƯƠNG 2 . 38 VIẾT CHƯƠNG TRÌNH THEO CẤU TRÚC . 38 Tìm hiểu các lệnh cấu trúc chương trình . 38 Tổng hợp . 38 Mô phỏng trên phần mềm lập trình bộ nhớ . 40 Mô phỏng trên phần mềm lập trình bộ đếm. 40 1 Mô phỏng trên phần mềm lập trình bộ ALU . 41 ĐỀ CƯƠNG ÔN TẬP . 43 2 LỜI MỞ ĐẦU Học phần Thiết kế bằng FPGA là học phần chuyên ngành dành cho sinh viên bậc đại học ngành điện tử. Để phục vụ cho quá trình dạy và học học phần này cho giảng viên và sinh viên việc biên soạn tập Bài giảng Thiết kế bằng FPGA theo đúng chương trình đào tạo đã được xây dựng là rất cần thiết. Nội dung tập Bài giảng Thiết kế bằng FPGA được chia làm hai phần lý thuyết phần thực hành bổ trợ cho nhau giúp sinh viên tiếp thu được kiến thức đồng thời hình thành thái độ kỹ năng khi học. 3 PHẦN LÝ THUYẾT CHƯƠNG 1 GIỚI THIỆU VỀ NGÔN NGỮ VHDL PHẦN MỀM ISE Giới thiệu tổng quát ngôn ngữ VHDL VHDL là một trong hai ngôn ngữ mô phỏng phần cứng thông dụng nhất được dùng trong thiết kế IC ngôn ngữ còn lại là Verilog HDL HDL cho phép mô phỏng các thiết kế đa dạng sửa chữa lại hoặc thực nghiệm bằng
